메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.9 No.1
발행연도
2009.3
수록면
1 - 7 (7page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

2009

Design of 32 bit Parallel Processor Core for High Energy Efficiency using Instruction-Levels Dynamic Voltage Scaling Technique
Yil Suk Yang ,  Tae Moon Roh ,  Soon il Yeo 외 2명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2009.03 학술저널

2008

Design of High Energy Efficiency 32bit Processing Unit using Instruction-Levels Data Gating and Dynamic Voltage Scaling Techniques
Yil Suk Yang ,  Tae Moon �Roh ,  Soon il Yeo 외 2명 대한전자공학회 ISOCC 2008.11 학술대회자료

초록· 키워드

오류제보하기
This paper describes design of high energy efficiency 32 bit parallel processor core using instructtion-levels data gating and dynamic voltage scaling (DVS) techniques. We present instruction-levels data gating technique. We can control activation and switching activity of the function units in the proposed data technique. We present instruction-levels DVS technique without using DC-DC converter and voltage scheduler controlled by the operation system. We can control powers of the function units in the proposed DVS technique. The proposed instruction-levels DVS technique has the simple architecture than complicated DVS which is DC-DC converter and voltage scheduler controlled by the operation system and a hardware implementation is very easy. But, the energy efficiency of the proposed instruction-levels DVS technique having dual-power supply is similar to the complicated DVS which is DC-DC converter and voltage scheduler controlled by the operation system. We simulate the circuit simulation for running test program using Spectra. We selected reduced power supply to 0.667 times of the supplied power supply. The energy efficiency of the proposed 32 bit parallel processor core using instruction-levels data gating and DVS techniques can improve about 88.4% than that of the 32 bit parallel processor core without using those. The designed high energy efficiency 32 bit parallel processor core can utilize as the coprocessor processing massive data at high speed.
#Parallel processor core #energy efficiency #dynamic voltage scaling technique #data gating technique

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. DESIGN OF THE PROPOSED PROCESSOR CORE USING INSTRUCTION-LEVELS DATA GATING AND DVS TECHNIQUES
Ⅲ. SIMULATION RESULTS
Ⅳ. CONCLUSIONS
ACKNOWLEDGMENTS
REFERENCES

참고문헌 (0)

참고문헌 신청
참고문헌이 DBpia에서 서비스 중이라면, [참고문헌 신청]을 통해 등록해보세요

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

A Methodology on the Efficiency of Wireless Power Transfer for the Low Power System
Young Hwan Lho ,  Sang Yong Lee ,  Jong Dae Kim 외 1명 제어로봇시스템학회 국제학술대회 논문집 2017 .10
Gate-Substrate Triggered NMOS (GSTNMOS) with Low Trigger Voltage in the temperature range of 300 K -500 K
Yong Seo Koo ,  Hyun Duck Lee ,  Jae Hwan Ha 외 4명 ICEIC : International Conference on Electronics, Informations and Communications 2010 .06
A SIMD System with Floating-point Support for Mobile Multimedia Processing
Sehoon Yoo ,  Jungwoo Lee ,  Kichul Kim 외 1명 대한전자공학회 ISOCC 2007 .10
Architecture of Low Power High Density Source Driver For Current Driven Active Matrix Organic Light Emitting Diode
Yil Suk Yang ,  Tae Moon Roh ,  Dae Woo Lee Woo 외 2명 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications 2006 .07
Power-aware 32Bit SIMSD Path Architecture Using Single/Parallel Mode Bit and 2 Step Gating Technique
Yil Suk Yang ,  Tae Moom Roh ,  Dae Woo Lee 외 3명 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications 2007 .07

최근 본 자료

전체보기

댓글(0)

0