지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2010.1
- 수록면
- 29 - 34 (6page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 새로운 패리티 보존형 가역 논리게이트를 제안한다. 패리티 보존형 가역 논리게이트는 입력 값과 출력 값의 패리티가 같은 가역 논리게이트를 의미한다. 최근 가역 논리 게이트가 저전력 CMOS 디자인, 양자 컴퓨팅 그리고 나노 테크놀로지와 같은 분야에서 전력을 효율적으로 사용하는 방법임을 알려졌다. 그리고 패리티 체크(parity-checking)는 디지털 시스템에서 오류 주입을 확인 하는 대표적인 방법 중 하나이다. 제안하는 새로운 패리티 보존형 가역 논리게이트는 모든 boolean 함수를 구성할 수 있고, 기존의 오류 확인 boolean 함수보다 가역 논리게이트 수, garbage-output의 수 그리고 하드웨어 연산량에서 효율적으로 구성할 수 있다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 기존의 패리티 보존형 가역 논리 게이트 Parity-Preserving Reversible Logic Gate(PPRLG)
Ⅲ. 제안하는 패리티 보존형 가역 논리 게이트(Parity-Preserving Reversible Logic Gate, PPRLG)
Ⅳ. 결론
참고문헌
저자소개
참고문헌 (13)
참고문헌 신청
1. [학술지(정기간행물)] - Landauer.R / 1961 / Irreversible and Heat Generation in the Computation Process / IBM Journal of research and development 5 : 183 ~ 191
2. [학위논문] - Schrom.G / 1998 / Ultra Low Power CMOS Technology / 박사 / Technician Universitat Wien
3. [단행본] - M.Nielsen / 2000 / Quantum Computation and quantum Information / Cambridge University Press
4. [기타자료] - Merkle.R.C / 1993 / Two Types of Mechanical Reversible Logic / Nanotechnology : 114 ~ 131
5. [기타자료] - T.Toffoli / 1980 / Reversible Computing / MIT Lab for Comp. Sci
2. [학위논문] - Schrom.G / 1998 / Ultra Low Power CMOS Technology / 박사 / Technician Universitat Wien
3. [단행본] - M.Nielsen / 2000 / Quantum Computation and quantum Information / Cambridge University Press
4. [기타자료] - Merkle.R.C / 1993 / Two Types of Mechanical Reversible Logic / Nanotechnology : 114 ~ 131
5. [기타자료] - T.Toffoli / 1980 / Reversible Computing / MIT Lab for Comp. Sci
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
게이트 · 레벨 논리 시뮬레이션 ( Gate Level Logic Simulation )
대한전자공학회 학술대회
1984 .01
-
저 전력용 논리회로를 이용한 패리티체커 설계 ( A Design of Parity Checker/Generator Using Logic Gate for Low-Power Consumption )
전자공학회논문지-SC
2001 .03
-
게이트 레벨 논리 검증 시스템 ( A Gate Level Logic Verification System )
대한전자공학회 학술대회
1987 .05
-
게이트 패턴 기반 최적화 모형을 활용한 양자컴퓨팅 가역 논리 회로 합성
대한산업공학회지
2020 .08
-
새로운 전광 OR 논리 게이트
한국통신학회 기타 간행물
2001 .10
-
LED 배열을 이용한 광논리 게이트에 관한 연구 ( A Study on the Optical Logic Gate Using LED Array )
한국통신학회 학술대회논문집
1984 .01
-
LED 배열을 이용한 광 논리 게이트에 관한 연구
한국통신학회 학술대회논문집
1984 .11
-
게이트 및 기능 레벨 논리 시뮬레이터
대한전기학회 학술대회 논문집
1987 .07
-
방전 논리게이트 플라즈마 디스플레이 패널의 논리게이트 방전특성
조명·전기설비학회논문지
2005 .09
-
Knowledge-Based 논리 시뮬레이션 알고리즘 및 게이트 모델링 ( A Knowledge-Based Logic Simulation Algorithm and Gate Modeling )
대한전자공학회 학술대회
1990 .07
-
양자 논리회로의 정보 가역성에 대한 고찰
한국전자통신학회 논문지
2017 .01
-
패리티 워드를 이용한 임베디드 시스템의 메모리 신뢰성 향상
Proceedings of KIIT Conference
2010 .05
-
Reversible Logic Design of 4:2 and 5:2 and Higher Order Compressors
대한전자공학회 ISOCC
2005 .10
-
플래시 저장 시스템의 Full Stripe Parity를 위한 메타데이터 로그 관리 방법
한국정보기술학회논문지
2019 .11
-
다치양자논리에 의한 다중제어 Toffoli 게이트의 실현
한국항행학회논문지
2012 .01
-
7치 신호 모델에 의한 게이트 레블의 논리 시뮬레이션 ( Gate Level Logic Simulation with 7-Valued Signal Model )
대한전자공학회 학술대회
1982 .01
-
단계적 전송을 위한 영상 데이터의 가역부호화 ( Reversible Image Coding for Progressive Build-Up )
한국통신학회 학술대회논문집
1992 .01
-
단계적 전송을 위한 영상 데이터의 가역 부호화 ( Reversible Image Coding for Progressive Build-up )
대한전자공학회 학술대회
1992 .04
-
논리 게이트 모델링을 이용한 다이나믹 CMOS 회로의 테스트 생성 알고리듬
대한전자공학회 학술대회
1991 .06
-
논리 게이트 모델링을 이용한 다이나믹 Cmos 회로의 테스트 생성 알고리듬 ( A Test Generation Algorithm For Dynamic Cmos Logic Circuits Using Logic Gate Modeling )
대한전자공학회 학술대회
1991 .07
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-569-001818994