지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2011.4
- 수록면
- 14 - 23 (10page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 자체보정 벡터 발생기(Self-Calibrated Vector Generator)를 이용한 7-bit 2GSPS folding/interpolation A/D Converter (ADC)를 제안한다. 제안하는 ADC는 2GSPS 의 고속 변환에 적합한 상위 2-bit, 하위 5-bit 인 분할구조로 설계되었으며, 각각의 folding/interpolation rate는 4와 8로 설정되었다. 최대 1㎓의 높은 입력신호를 처리하기 위해 cascade 구조의 preprocessing block을 적용하였으며, 전압 구동 방식 interpolation 기법을 적용하여 기준전압 생성 시 발생하는 추가적인 전력소모를 최소화하였다. 또한, 새로운 개념의 자체보정 벡터 발생기를 이용하여 device mismatch, 기생 저항 및 커패시턴스 등에 의한 offset error를 최소화하였다. 제안하는 ADC는 1.2V 0.13㎛ 1-poly 7-metal CMOS 공정을 사용하여 설계 되었으며 calibration 회로를 포함한 유효 칩 면적은 2.5㎟ 이다. 측정 결과 입력 주파수 9㎒, sampling 주파수 2㎓에서 39.49㏈의 SNDR 특성을 보이며, calibration 회로의 작동결과 약 3㏈ 정도의 SNDR의 상승을 확인하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. ADC 구조 및 회로 설계
Ⅲ. 실험 및 측정 결과
Ⅳ. 결론
참고문헌
저자소개
참고문헌 (15)
참고문헌 신청
1. [학술대회논문] - Paul Veldhorst / 2009 / A 0.45pJ/conv-step 1.2Gs/s 6b full-Nyquist non-calibrated flash ADC in 45nm CMOS and its scaling behavior / Proc. ESSCIRC : 464 ~ 467
2. [학술대회논문] - Chien-Kai Hung / 2006 / A 6-bit 1.6GS/s Flash ADC in 0.18um CMOS with Reversed-Reference Dummy / Proc. ASSCC : 335 ~ 338
3. [학술지(정기간행물)] - Geert Van der Plas / 2008 / A 150MS/s 133uW 7bit ADC in 90nm Digital CMOS / IEEE J. Solid-State Circuits 43 (12) : 2631 ~ 2640
4. [보고서] - Erkan Alpman / 2009 / A 1.1V 50mW 2.5GS/s 7b Time-Interleaved C-2C SAR ADC in 45nm LP Digital CMOS : 76 ~ 77
5. [학술대회논문] - Cheng-Chung Hsu / 2007 / A 10b 200MS/s Pipelined Folding ADC with Offset Calibration / Proc. ESSCIRC : 151 ~ 154
2. [학술대회논문] - Chien-Kai Hung / 2006 / A 6-bit 1.6GS/s Flash ADC in 0.18um CMOS with Reversed-Reference Dummy / Proc. ASSCC : 335 ~ 338
3. [학술지(정기간행물)] - Geert Van der Plas / 2008 / A 150MS/s 133uW 7bit ADC in 90nm Digital CMOS / IEEE J. Solid-State Circuits 43 (12) : 2631 ~ 2640
4. [보고서] - Erkan Alpman / 2009 / A 1.1V 50mW 2.5GS/s 7b Time-Interleaved C-2C SAR ADC in 45nm LP Digital CMOS : 76 ~ 77
5. [학술대회논문] - Cheng-Chung Hsu / 2007 / A 10b 200MS/s Pipelined Folding ADC with Offset Calibration / Proc. ESSCIRC : 151 ~ 154
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-000588259