지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2011.4
- 수록면
- 392 - 396 (5page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 제안하는 새로운 뱅뱅 위상검출기를 이용한 클록 데이터 복원 회로를 제안하였다. 제안된 구조는 일반적인 뱅뱅 타입의 클록 데이터 복원 회로를 기초로, 새로운 뱅뱅 타입의 위상검출기, 전하 펌프, 루프 필터 그리고 전압제어발진기(VCO)로 구성되어 있다. 위상검출기는 입력 데이터와 복원 된 클록과의 위상차를 비교하여 전압 제어 발진기의 제어 전압을 생성하는 역할을 하는 중요한 블록으로, 제안된 위상검출기는 제어 전압의 리플을 줄이는 특성을 갖는다. 그 결과, 복원된 클록과 데이터의 지터 특성을 줄일 수 있다. 제안된 회로는 0.13㎛ CMOS 공정을 이용하여 설계 및 검증되었다. 입력 된 데이터는 2.5Gbps의 PRBS 패턴으로, 복원된 데이터는 10.96ps의 peak to peak 지터 특성을 갖는다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 단일 에지 검출 기법을 이용한 CDR 설계
Ⅲ. 시뮬레이션 결과
Ⅳ. 결론
감사의 글
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
1/8-Rate Phase Detector를 이용한 클록-데이터 복원회로
배창현
,
유창식
전자공학회논문지
2014
.01
클락-데이터 복원회로를 포한한 5.8-Gb/s 수신단 설계
신훈
,
고웅준
,
김상훈
외 5명
대한전자공학회 학술대회
2012
.06
능동 인덕터를 이용한 광대역 디지털 제어 발진기의 설계
부영건
,
박안수
,
박형구
외 2명
전자공학회논문지-SD
2011
.03
고속 직렬 디스플레이 인터페이스를 위한 1/4-rate 클록 데이터 복원회로 설계
정기상
,
김강직
,
조성익
전기학회논문지
2011
.02
5.4Gbps/3.24Gbps Dual-rate CDR with Quarter-rate Linear Phase Detector
Jae-Wook Yoo
,
Tae-Ho Kim
,
Kwang-Su Ko
외 1명
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009
.07
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-000250343