Bit-level Systolic Arrays for Genetic Algorithm

Myoung-Keun You ,  Jae-Jin Lee ,  Gi-Yong Song

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2005 .07

A Low-Complexity Bit-Parallel Multiplexer-Based Multiplier for a class of finite fields

Gi-Young Byun ,  Hyen-Kyeong Seong ,  Heong-Soo Kim

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

SYSTOLIC ARRAY를 이용한 TWO`S COMPLEMENT BIT-SERIAL FIR 필터의 구현 ( IMPLEMENTATION OF TWO`S COMPLEMENT BIT-SERIAL FIR FILTER WITH SYSTOLIC ARCHITECTURE )

엄두섭 ,  김상훈 ,  박노경 외 3명

대한전자공학회 학술대회

1988 .01

Efficient Bit-Serial Multipliers for a Class of Finite Fields

Soonhak Kwon ,  Heuisu Ryu

한국통신학회 학술대회 및 강연회

2002 .04

A Serial Input/Output Circuit with 8 bit and 16 bit Selection Modes

Yil Suk Yang ,  Jongdae Kim ,  Tae Moon Roh 외 6명

[ETRI] ETRI Journal

2002 .12

새로운 Bit-serial 방식의 곱셈기 및 나눗셈기 아키텍쳐 설계 ( Design of a New Bit-serial Multiplier / Divider Architecture )

옹수환 ,  선우명훈

전자공학회논문지-C

1999 .03

Systolic Array를 이용한 2-Dimension Convolution 설계 및 제작에 관한 연구 ( A Study on the Design of 2-Dimension Convolution with Systolic Array and One-chip IC )

박건표 ,  문대철

한국통신학회논문지

1990 .10

2의 보수 Bit Sequential Multiplier 의 설계 ( Design of a Two`s Complement Bit Sequential Multiplier )

이정근 ,  임인칠

대한전자공학회 학술대회

1985 .01

Design of an 32 bit Asynchronous Multiplier

Tae Hack Lee ,  Hoon Mo Yang ,  Seung Il Sohn 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

비콘을 활용한 BIS 연동 지능형 버스관리 시스템 연구

남강현

한국전자통신학회 논문지

2017 .01

A POWER MINIMIZATION TECHNIQUE IN A 54 x 54 BIT MULTIPLIER

Min Kyu Song ,  Kunihi ,  o Asada

ICVC : International Conference on VLSI and CAD

1995 .01

2의 보수 Bit Sequential Multiplier의 設計

李廷根 ,  林寅七

대한전자공학회 학술대회

1985 .06

저전력 회로를 이용한 12 bit 병렬곱셈기

金鎭貞 ,  鄭德鎭

전기학회논문지

1998 .12

Study of Microprocessors : 2-bit Microcomputer and Bit-Serial Data-Flow Processor

Tomoaki Ando ,  Cong Kha Pham ,  Katsufusa Shono

대한전자공학회 세미나

1990 .01

Implementation of a Reconfigurable FIR Filter with Multi-Input using AND-based Bit-serial Multiplier

Myoung-Keun You ,  Jae-Jin Lee ,  In-Jae Hwang 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2004 .07

16Bit Personal Computer

이흥주

전자공학회잡지

1985 .06

저전압 / 고속 8-bit 곱셈기의 설계 ( A Design of High Speed 8-bit Multiplier for Low Voltage Application )

기훈재 ,  백우현 ,  김수원

대한전자공학회 학술대회

1995 .11

저전압 / 고속 8-bit 곱셈기의 설계

기훈재 ,  백우현 ,  김수원

대한전자공학회 학술대회

1995 .12

2차원 콘블루션 ( Convolution )을 위한 새로운 시스톨릭 ( Systolic ) 알고리즘 ( A New Systolic Algorithm for 2-Dimensional Convolution )

강태홍 ,  이철희 ,  유근호

대한전자공학회 학술대회

1986 .01

An Area-Efficient GF(2^m) MSD Multiplier based on an MSB Multiplier for Elliptic Curve LSI

Ryuta Na ,  a ,  Kazuno 외 3명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2007 .07