지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.11
- 수록면
- 536 - 539 (4page)
이용수
초록· 키워드
오류제보하기
Digital Signal Processor (DSP) has been widely used in processing video and audio streaming data. Due to the huge amount of streaming data, increasing throughput is the key issue in designing DSP architecture. One way to increase the throughput of a DSP is to increase the instruction level parallelism. To increase the instruction level parallelism, many architectures have been proposed and can be classified into two main approaches, the superscaler and the VLIW architectures. Among the hardware architectures, the VLIW attracts a lot of attention due to its simple hardware complexity. However, the VLIW architecture suffers from the explosion of instruction memories due to the overhead of instruction grouping. In this paper, we propose a novel DSP architecture which contains three pipelines and performs dynamic instruction grouping by hardware. The experimental results show that our architecture can reduce 13% of memory requiremnt on average while maintaining the same performance.
목차
Abstract
I. INTRODUCTION
II. REVIEWS OF INSTRUCTION LEVEL PARALLELISM
III. DUAL ISSUE VLIW DSP ARCHITECTURE
IV. EXPERIMENTAL RESULTS
V. CONCLUSIONS
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Design of New DSP Instructions and Their Hardware Architecture for High - Speed FFT
대한전자공학회 기타 간행물
2001 .11
-
High - Performance DSP Architecture for Co - processing
대한전자공학회 기타 간행물
2001 .11
-
디지털 오디오 신호처리에 적합한 DSP 설계 및 FPGA 검증
대한전자공학회 학술대회
2007 .07
-
디지털 오디오 신호처리에 적합한 DSP 설계 및 FPGA 검증
대한전자공학회 학술대회
2007 .07
-
Novel Instructions and Their Hardware Architecture for Video Signal Processing
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
-
Design and verification of high performance digital audio processor
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
Design of Vector Register Architecture in DSP Processor for Efficient Multimedia Processing
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2007 .12
-
Instruction FIFO Memory를 이용한 범용 DSP 구조 ( A General Purpose DSP Architecture Using Instruction FIFO Memory )
전자공학회논문지-B
1995 .03
-
VLIW 아키텍쳐 상에서의 효율적인 지연분기 처리에 관한 연구
대한전자공학회 학술대회
1991 .06
-
VLIW 아키텍쳐 상에서의 효율적인 지연분기 처리에 관한 연구 ( A Study of Efficient Delayed Branch Processing on VLIW ( Very Long Instruction Word ) Architecture )
대한전자공학회 학술대회
1991 .07
-
분산된 VLIW 구조에서의 최대 전력 최소화 방법
정보과학회논문지 : 시스템 및 이론
2003 .06
-
구성형 프로세서의 성능 향상을 위한 Pseudo-VLIW 구조
대한전자공학회 학술대회
2008 .11
-
버스기반의 VLIW형 프로세서를 위한 최적화 컴파일러 구현
정보과학회논문지 : 시스템 및 이론
2000 .04
-
고성능 DSP 아키텍쳐 설계에 대한 연구
대한전자공학회 학술대회
2000 .11
-
[특집]VLIW DSP 프로세서 아키텍처의 설계 기술
전자공학회지
2004 .11
-
Efficient Hardware Architecture with Data-Reuse and Fast Search Algorithm Support for Low Complexity Motion Estimation
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
Scheduling Instruction-level Parallelism
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1994 .01
-
Are You O.K! Architecture?
건축사
2007 .01
-
EFFICIENT DSP CORE ARCHITECTURE FOR HIGH-QUALITY AUDIO ALGORITHMS
대한전자공학회 ISOCC
2004 .10
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001483435