합성 가능한 ADPLL 설계 과정

오종현 ,  정덕균

대한전자공학회 학술대회

2018 .06

3.8 – 5.7 GHz 대역의 빠른 고정과 작은 지터값을 위해 증폭 조절기를 이용한 ADPLL

사의제 ,  오상응 ,  범진욱

대한전자공학회 학술대회

2016 .11

버니어타입 TDC를 이용한 4.0 – 5.9 GHz 영역대에서의 ADPLL 설계

오상응 ,  사의제 ,  범진욱

대한전자공학회 학술대회

2016 .11

ADPLL을 이용한 결정지향 반송파 복원 성능분석

이창석 ,  김남일 ,  김응배 외 1명

한국통신학회 학술대회논문집

2001 .07

주파수 도약 방식에서 ADPLL을 이용한 비트 동기 추적 루프에 관한 연구 ( A Study on ADPLL Bit synchronizer in FH System )

권지홍 ,  장은영 ,  김원후

한국통신학회 학술대회논문집

1992 .01

주파수 도약 방식에서 ADPLL을 이용한 비트 동기 추적 루프에 관한 연구

권지홍 ,  장은영 ,  김원후

한국통신학회 학술대회논문집

1992 .07

BBPD를 이용하여 4.1 . 5.6 GHz 대역의 빠른 고정과 작은 지터값을 갖는 ADPLL 설계

사의제 ,  여장치 ,  오상응 외 1명

대한전자공학회 학술대회

2017 .06

A low-jitter multi-phase ADPLL for 3Gbps SerDes Transceivers in 0.18um CMOS

Seung-Hoon Jung ,  Kwang-Jin Lee ,  Yun-Jeong Kim 외 5명

ICEIC : International Conference on Electronics, Informations and Communications

2006 .06

ADPLL을 위한 2.7-5.4GHz 대역폭과 작은 노이즈를 갖는 디지털 제어 발진기

임정필 ,  김우석 ,  장성천 외 1명

대한전자공학회 학술대회

2011 .06

Simulink를 이용한 All-Digital PLL용 시스템 레벨 시뮬레이터 구현

임광은 ,  최병용 ,  김호웅 외 3명

대한전자공학회 학술대회

2010 .11

멀티미디어 특성을 갖는 새로운 30GHz 송수신 방식에 관한 개발연구 ( I ) ( Development of a new 30GHz Band Transceiver System for the Multimedia Characteristics ( I ) )

정만영

전자공학회논문지-A

1996 .09

1-step 버니어타입 TDC와 BBPFD를 이용한 0.7 – 1.2 GHz 영역대에서의 Fractional ADPLL 설계

오상응 ,  여장치 ,  사의제 외 1명

대한전자공학회 학술대회

2017 .06

A 3.1 to 5 GHz CMOS Transceiver for DS-UWB Systems

Bonghyuk Pa ,  k ,  Kyungai Lee 외 2명

[ETRI] ETRI Journal

2007 .08

CDRS 개발기술평가에 있어서 어려운점과 극복방안

박정규 ,  최태희 ,  허은녕

한국에너지학회 학술발표회

2003 .05

The Design on RF Transceiver at 5GHz Band with Package modeling

Bonghyuk Pa ,  k ,  Jinho Ko 외 2명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2004 .07

A 400㎒ ADPLL design using a 3-step vernier TDC

Himchan Pa ,  k ,  Jaeha Eom 외 2명

대한전자공학회 ISOCC

2012 .11

A 12 ㎽ ADPLL Based G/FSK Transmitter for Smart Utility Network in 0.18㎛ CMOS

Hyung-Gu Pa ,  k ,  Hongjin Kim 외 4명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2013 .08

A 3.8 – 5.7 GHz Wide locking range ADPLL using Gain controller for fast locking and low jitter

Euije SA ,  Sangeung OH ,  Jinwook Bu 외 1명

대한전자공학회 학술대회

2017 .01

A Low Jitter on Multiple Frequency of Dividing Ratio Changeable Type ADPLL

Hi ,  ofumi Sasaki ,  Mitsutoshi Yaha 외 4명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2002 .07

Design , Fabrication and Testing a new 30GHz Band Transceiver meeting the Multimedia Characteristics

Man Young Chung

대한전자공학회 세미나

1996 .01