메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Younbo Oh (University of Incheon) Kyosun Kim (University of Incheon) Eunchoul Lee (Entasys Design Inc.) Myung-Gun Kim (Entasys Design Inc.)
저널정보
대한전자공학회 대한전자공학회 ISOCC ISOCC 2008 Conference
발행연도
2008.11
수록면
322 - 325 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
The automatic generation of diagrams for gate networks has been practically used in the HDL based design for decades. Unfortunately, these diagrams are losing their popularity since they have failed to satisfy the requirements that have been newly brought up in the system level. The related issues include (ⅰ) the irregularity of blocks, (ⅱ) the large number of block pins, and (ⅲ) the complicated interconnection which is domineered by the bus architectures. These buses are globally distributed and shared by most blocks. The conventional topological ordering which assumes the left-to-right signal flows is simply not working, any more. We propose a fish-bone style topological construct which is popular to band-drawn diagrams, but imposes a new combinatorial problem on the CAD research and development. A heuristic algorithm has been developed and implemented to solve this problem and validated on industrial-strength system-level designs.

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. MOTIVATIONAL EXAMPLE
Ⅲ. ISSUES AND OUR APPROACH
Ⅳ. ALGORITHM
Ⅴ. EXPERIMENTAL RESULTS
Ⅵ. CONCLUSIONS
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-001758913