메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Si-Nai Kim (한국과학기술원) Wan Kim (한국과학기술원) Chang-Kyo Lee (한국과학기술원) Seung-Tak Ryu (한국과학기술원)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.12 No.3
발행연도
2012.9
수록면
270 - 277 (8page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This paper presents a new DAC design strategy to achieve a wideband dynamic linearity by increasing the bandwidth of the output impedance. In order to reduce the dominant parasitic capacitance of the conventional matrix structure, all the cells associated with a unit current source and its control are stacked in a single column very closely (stacked unit cell structure). To further reduce the parasitic capacitance, the size of the unit current source is considerably reduced at the sacrifice of matching yield. The degraded matching of the current sources is compensated for by a self-calibration. A prototype 6-bit 3.3-GS/s current-steering full binary DAC was fabricated in a 1P9M 90 ㎚ CMOS process. The DAC shows an SFDR of 36.4 ㏈ at 3.3 GS/s Nyquist input signal. The active area of the DAC occupies only 0.0546 ㎟ (0.21 ㎜ x 0.26 ㎜).

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. DESIGN CONSIDERATIONS FOR WIDEBAND DAC
Ⅲ. PROPOSED WIDEBAND DAC ARCHITECTURE
Ⅳ. SELF-CALIBRATION FOR CURRENT MISMATCH
Ⅴ. MEASUREMENT RESULTS
Ⅵ. CONCLUSIONS
ACKNOWLEDGMENTS

참고문헌 (10)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2014-569-001261131