지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2009.11
- 수록면
- 2,378 - 2,384 (7page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 1㎲ 이하의 아주 짧은 위상고정시간을 가지는 새로운 방식의 위상고정루프(Phase Locked Loop, PLL)를 제안하였다. 지연고정루프(Delay Locked Loop, DLL)를 사용하여 입력 주파수를 체배 시켜 위상 고정 루프가 보다 더 높은 루프 대역폭을 가지도록 하여 위상고정이 짧은 시간에 일어나도록 설계하였다. 제안한 위상고정루프는 기존의 위상고정루프와 지연고정루프, 주파수 체배기로 구성되었으며 전원전압은 1.8V를 사용했다. 0.18 ㎛ CMOS 공정으로 Hspice를 이용해서 시뮬레이션 했으며 채널 변환 시 위상고정 시간은 0.9㎲ 이다. 입력과 출력 주파수는 각각 162.5MHz, 2.6GHz이다.
목차
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 제안된 위상고정루프 구조
Ⅲ. 시뮬레이션 결과
Ⅳ. 결론
참고문헌
참고문헌 (5)
참고문헌 신청
1. [학술지(정기간행물)] - J. Lee / 2000 / A low-noise fast lock phase-locked loop with adaptive bandwidth control / IEEE J. Solid-State Circuits 35 (8) : 1137 ~ 1145
2. [학술지(정기간행물)] - J. Dunning / 1995 / An all-digital phase-locked loop with 50-cycle lock time suitable for high-performance microprocessors / IEEE J. Solid-State Circuits 30 (4) : 412 ~ 422
3. [학술지(정기간행물)] - L. C. Liu / 2004 / Fast locking scheme for PLL frequency synthesizer / Electronics Letters 40 (15) : 918 ~ 920
4. [학술지(정기간행물)] - Keliu Shu / 2003 / A 2.4-GHz Monolithic Fractional-N Frequency Synthesizer With Robust Phase-Switching Prescaler and Loop Capacitance Multiplier / IEEE J. Solid-State Circuits 38 (6) : 866 ~ 874
5. [학술지(정기간행물)] - Ching-Yuan Yang / 2000 / Fast- switching frequency synthesizer with a discriminator-aided phase detector / IEEE J. Solid-State Circuits 35 (10)
2. [학술지(정기간행물)] - J. Dunning / 1995 / An all-digital phase-locked loop with 50-cycle lock time suitable for high-performance microprocessors / IEEE J. Solid-State Circuits 30 (4) : 412 ~ 422
3. [학술지(정기간행물)] - L. C. Liu / 2004 / Fast locking scheme for PLL frequency synthesizer / Electronics Letters 40 (15) : 918 ~ 920
4. [학술지(정기간행물)] - Keliu Shu / 2003 / A 2.4-GHz Monolithic Fractional-N Frequency Synthesizer With Robust Phase-Switching Prescaler and Loop Capacitance Multiplier / IEEE J. Solid-State Circuits 38 (6) : 866 ~ 874
5. [학술지(정기간행물)] - Ching-Yuan Yang / 2000 / Fast- switching frequency synthesizer with a discriminator-aided phase detector / IEEE J. Solid-State Circuits 35 (10)
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
다중 전하펌프를 이용한 고속 위상고정루프
전자공학회논문지-SD
2009 .02
-
A Fast Locking Dual-Loop PLL with Adaptive Bandwidth Scheme
전자공학회논문지-SD
2008 .05
-
아날로그 부대역 선택 루프를 이용한 위상 고정 루프
전자공학회논문지-SD
2012 .08
-
낮은 잡음 특성을 가지기 위해 이중 루프의 구조를 가지는 위상고정루프 구현
한국정보통신학회논문지
2016 .04
-
위상 고정 루프 (Phase Locked Loop)의 모델링
대한전자공학회 학술대회
2018 .06
-
루프인식 속도를 개선한 CMOS 위상고정루프 (PLL)의 설계
대한전자공학회 학술대회
1994 .11
-
루프인식 속도를 개선한 CMOS 위상고정루프 ( PLL ) 의 설계 ( A Design of CMOS Phase-Locked Loop with Improved Lock-in Speed )
대한전자공학회 학술대회
1994 .11
-
디지털 필터를 이용한 위상고정루프용 고정 검출기
대한전자공학회 학술대회
2012 .11
-
두 개의 입력을 가진 VCO를 이용하여 루프필터와 스퍼 크기를 줄인 위상고정루프
한국정보통신학회논문지
2018 .08
-
디지털 위상고정루프의 설계 및 성능분석
한국통신학회 학술대회논문집
2003 .07
-
저항 및 커패시턴스 스케일링 구조를 이용한 위상고정루프
전자공학회논문지-SD
2009 .04
-
위상지연을 이용한 Integer-N 방식의 위상ㆍ지연고정루프 설계
전자공학회논문지-SD
2010 .06
-
위상 변환 구조를 이용하여 빠른 고정 시간을 갖는 디지털 위상 고정 루프 설계
대한전자공학회 학술대회
2017 .11
-
Early-late 감지기를 사용한 고속 단일 커패시터 루프필터 위상고정루프
한국정보통신학회논문지
2017 .02
-
A Continuous Fine-Tuning Phase Locked Loop with Additional Negative Feedback Loop
한국정보통신학회논문지
2016 .04
-
위상고정 시간이 빠른 지연 조절 듀얼 슬로프 위상고정루프
한국통신학회 학술대회논문집
2008 .11
-
위상고정 시간이 빠른 새로운 듀얼 슬로프 위상고정루프
전자공학회논문지-SD
2008 .05
-
이중루프 위상ㆍ지연고정루프 설계
한국정보통신학회논문지
2011 .07
-
아날로그 Band-Selection Loop를 이용한 위상 고정 루프
대한전자공학회 학술대회
2011 .11
-
두 개의 이득 값을 가지는 전압제어발진기를 이용하여 유효커패시턴스를 크게 하는 위상고정루프
전자공학회논문지
2014 .07
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0