다출력조합논리함수의 단위화방법 ( A Method for Simplifying Multiple-Output Combinational Logic Functions )

고경식

전자공학회지

1970 .12

조합논리시스템의 효율적인 다중출력스위칭함수 구성

박춘명

전자공학회논문지

2017 .01

조합논리회로의 다중결함검출 ( Multiple Fault Detection in Combinational Logic Networks )

고경식 ,  김흥수

전자공학회지

1975 .08

Rule-Base를 이용한 조합논리 최적화 시스템 ( Combinational Logic Optimization System Based on Rule-Base )

김원응 ,  최병윤 ,  양인환 외 2명

한국통신학회 학술대회논문집

1988 .01

조합다치논리함수의 실현 ( Realization of Combinational Multiple-Valued Logic Function using Multiple Valued PLA )

남효성 ,  최재석 ,  박춘명 외 4명

대한전자공학회 학술대회

1989 .07

에지값 결정도에 의한 다치논리함수구성과 전가산기설계에 관한 연구 ( A Study on the Construction of Multiple-Valued Logic Functions and Full-Adders using by the Edge-Valued Decision Diagram )

한성일 ,  최재석 ,  박춘명 외 1명

전자공학회논문지-C

1998 .03

A Study on Constructing Digital Logic Systems based on Edge-Valued Decision Diagram

Chun-Myoung Pa ,  k

ICEIC : International Conference on Electronics, Informations and Communications

2004 .08

이진 결정도를 이용한 시스템 신뢰도 산정 ( System Reliability Evaluation Using a Binary Decision Diagram )

조병호 ,  황희융

전자공학회논문지-B

1991 .12

출력분기가 있는 조합논리회로의 고장검출에 관한 연구 ( A Study on the Fault Detection in Combinational Logic Networks with Fan-out )

임제탁 ,  이근영

전자공학회지

1974 .08

Multiple-Output Value Array Graphs Based Algorithms for Multiple-Valued Combinational Logic Function Manipulation

Byoung Hee Yoon ,  Jin Young O ,  Jong Hak Hwang 외 4명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

OVAG를 이용한 다치조합논리함수의 설계 기법 ( A Design Techniques of the Multiple-Valued Combinational Logic Functions Using the Output Value Array Graphs )

윤병희 ,  황종학 ,  심재환 외 2명

대한전자공학회 학술대회

1998 .07

OVAG를 이용한 다치조합논리함수의 설계 기법

윤병희 ,  황종학 ,  심재환 외 2명

대한전자공학회 학술대회

1998 .06

조합 논리 회로의 기능적 출력 검증을 위한 의사-전체검사 패턴 생성에 관한 연구 ( A Study on the Pseudo-Exhaustive Test Pattern Generation for the Functional Output Verification of Combinational Logic Circuits )

김진문 ,  이강현 ,  김용득

대한전자공학회 학술대회

1990 .01

에지변수화 3-치 결정도를 이용한 회로 최소화 기법에 관한 연구 ( A Logic Minimization Technique Using Edge Ternary-Valued Decision Diagrams )

한성일 ,  윤병희 ,  변기녕 외 2명

대한전자공학회 학술대회

1997 .07

에지변수화 3-치 결정도를 이용한 회로 최소화 기법에 관한 연구

한성일 ,  윤병희 ,  변기녕 외 2명

대한전자공학회 학술대회

1997 .06

OVAG를 이용한 다치조합논리함수의 설계 기법

윤병희 ,  김흥수

한국산업정보학회 학술대회논문집

1999 .05

일반적인 조합회로망의 출력확률 계산

趙炳鎬 ,  黃熙隆

전기학회논문지

1991 .05

조합논리회로의 결함검출시험에 관한 연구 ( A Study on Fault Detection Tests for Combinational Logic Networks )

최흥문

전자공학회지

1978 .01

On the Correction of Multiple Design Errors in Combinational Logic Circuits

I ,  ith Pome ,  anz 외 2명

ICVC : International Conference on VLSI and CAD

1993 .01

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

특정연구 결과 발표회 논문집

1988 .01