개선된 모듈러 어레이 방법을 이용한 64 비트 곱셈기의 구조

송민규 ,  이희준 ,  박호철 외 1명

대한전자공학회 학술대회

1992 .06

신경회로망을 이용한 5 * 5 비트 곱셈기와 12 * 12 비트 곱셈기 설계 ( Designed of 5 * 5 bit multiplier and 12 *12 bit multiplier using of Neural Network )

김태훈 ,  정호선 ,  이우일

대한전자공학회 학술대회

1989 .07

32 x 32 비트 고속 병렬 곱셈기 구조 ( An Architecture for 32 x 32 bit high speed parallel multiplier )

김영민 ,  조진호

전자공학회논문지-B

1994 .10

비트 확장성을 갖는 모듈러 곱셈 알고리즘 및 모듈러 곱셈기 설계

류동렬 ,  조경록 ,  유영갑

정보보호학회논문지

2000 .09

비트 슬라이스 모듈러 곱셈 알고리즘

류동렬 ,  조경록 ,  유영갑

정보학연구

2000 .01

모듈러 곱셈연산을 위한 모듈러 확장가능한 시스토릭 어레이의 설계

최성욱 ,  박태희 ,  추봉조 외 1명

대한전자공학회 학술대회

1995 .06

고속 모듈러 지수연산을 위한 모듈러 곱셈기의 선형 시스톨릭 어레이 설계

이건직 ,  허영준 ,  유기영

정보과학회논문지(A)

1999 .09

유한 필드 GF(2^m)상의 모듈러 곱셈기 및 제곱기 특성 분석

한상덕 ,  김창훈 ,  홍춘표

한국산업정보학회논문지

2002 .12

유한 필드 GF(2^m)상의 모듈러 곱셈기 특성 분석

한상덕 ,  김창훈 ,  홍춘표

대한전자공학회 학술대회

2002 .06

모듈러 곱셈 연산을 위한 시스토릭 어레이의 설계 ( Design of Modular Expandable Systolic Array for Modular Multiplication )

최성욱 ,  박태희 ,  추봉조 외 1명

대한전자공학회 학술대회

1995 .07

효율적인 Radix-4 모듈러 곱셈기의 시스톨릭 어레이 구조

조광원 ,  박태근

대한전자공학회 학술대회

2002 .11

224비트 소수체에서 효율적인 모듈러 곱셈

장남수

정보보호학회논문지

2019 .06

GF(2^m)상에서 모듈러 지수 연산을 위한 선형 시스톨릭 어레이 설계 및 분석

이원호 ,  이건직 ,  유기영

정보과학회논문지(A)

1999 .07

고속 4 : 2 컴프레서를 사용한 16 x 16 비트 병렬곱셈기 구조 ( A 16 x 16 bit Parallel Multiplier Architecture using High Speed 4 : 2 Compressor )

진용선 ,  정정화

한국통신학회논문지

2000 .06

변형된 Montgomery 알고리즘들의 제안 및 기존 알고리즘들과의 비교 분석

안준언 ,  이건직 ,  김현철 외 2명

한국정보과학회 학술발표논문집

1998 .04

신경 회로망의 개념을 이용한 16 * 16비트 곱셈기 설계 ( Implementation of 16 * 16 bit multiplier using of the conception of neural networks )

김태훈 ,  정호선

대한전자공학회 학술대회

1989 .11

32 비트 정수형 고속 병렬 곱셈기 구조 ( A structure for High Speed 32-bit Parallel Integer Multiplier )

송홍종 ,  김영민

대한전자공학회 학술대회

1993 .11

32 비트 정수형 고속 병렬 곱셈기 구조

송홍종 ,  김영민

대한전자공학회 학술대회

1993 .11

유한 필드 GF(2^m)상의 시스톨릭 곱셈기 / 제곱기 설계

유기영 ,  김정준

정보과학회논문지 : 시스템 및 이론

2001 .06

RSA 암호화 프로세서에 최적화한 32비트 곱셈기 설계

문상국

한국정보통신학회논문지

2009 .01