Giga bit 급 DRAM 의 개발 동향

양원석 ,  황정모

전자공학회지

1997 .06

Giga Bit 급 저전력 Synchronous DRAM 구조에 대한 연구 ( A Study on the Low Power Architecture of Multi - giga bit Synchronous DRAM`S )

유회준 ,  이정우

전자공학회논문지-C

1997 .11

Double Shared Bit Line Sense Amplifier Scheme for High Density DRAMs

J. H. Ahn ,  Y. K. Choi ,  T. H. Kim 외 6명

ICVC : International Conference on VLSI and CAD

1995 .01

고속철도차량 부품의 TBO 산정을 위한 분석 사례

윤차중 ,  조유희 ,  최덕호 외 2명

한국철도학회 학술발표대회논문집

2009 .05

Offset-Trimming Bit-Line Sensing Scheme for Gigabit-Scale DRAM'S

Jung Won Suh ,  Kwang Myoung Rho ,  Seong Min Hwang 외 4명

대한전자공학회 학술대회

1995 .01

Analysis of Ground Bit-line Pre-charge Scheme Used in Low Power DRAM

Kyong Jun Noh ,  Jung Han Kim ,  Jun Dong Cho

한국산업정보학회 학술대회논문집

2014 .01

256K Bit 시대의 전망

한국전자산업진흥회

전자진흥

1985 .01

Several systems for 1Giga bit Modem

Jin-Sung Pa ,  k ,  Seong-Ho Kang 외 4명

제어로봇시스템학회 국제학술대회 논문집

2003 .10

APPLICATION OF CVD-Ti/TiN BARRIER METAL FOR GIGA-BIT DRAM DEVICES

Kim ,  Jeong-Tae ,  Chae 외 5명

한국재료학회 학술발표대회

1998 .01

Giga-Bit급 DRAM을 위한 고유전 ( Ba , Sr ) TiO3 박막 커패시티의 유전완화 특성에 대한 회로 모델 ( A Circuit Model of the Dielectric Relaxation of the High Dielectric ( Ba , Sr ) TiO3 Thin Film Capacitor for Giga-Bit Scale DRAMs )

장병탁 ,  차선용 ,  이희철

전자공학회논문지-SD

2000 .04

DRAM 특집을 내면서

진대제

전기의세계

1989 .04

A Quantitative Analysis of DRAM Bit-Line Architecture Using Distributed Network Model

C. S. Kim ,  S. W. Hwang

ICVC : International Conference on VLSI and CAD

1997 .01

Electron Beam Lithography Simulation for the 1 Giga-Bit DRAM Photomask Manufacturing

Yoo Hyon Kim ,  Byung Cheol Cha ,  Hoong Joo Lee 외 2명

ICVC : International Conference on VLSI and CAD

1997 .01

W Polymetal Gate Technology for Giga Bit DRAM

Jong Wan Jung ,  Sang Beom Han ,  Kyungho Lee

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2001 .03

한국의 4M DRAM 공동연구개발 사례연구 하(下)

주대영

반도체디스플레이기술학회지

2019 .01

Mega DRAM의 Sense Amp 설계에 관한연구 ( A Study on the Design of Mega DRAM Sense Amp )

김태형 ,  김대순 ,  고운광 외 1명

대한전자공학회 학술대회

1990 .07

Register File 을 집적한 64K BIT DRAM ( 64K Bit DRAM with Register Files )

한선호 ,  원영걸 ,  유회준

대한전자공학회 학술대회

1997 .11

A Low-Noise Open-Bit-Line Architecture Having Bidirectional-Matched-Global-Bit-Line for 1-Gb DRAM

남기준 ,  진교원 ,  박부용 외 4명

대한전자공학회 학술대회

1998 .01

HIGH-SPEED CIRCUITS FOR MEGA-BIT SYNCHRONOUS DRAMS

Tomasz Wojcicki ,  Richa ,  d C. Foss

ICVC : International Conference on VLSI and CAD

1995 .01