지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
개요
1. 서론
2. 스위치 레벨 회로에서 고려할 점들
3. 고장 시뮬레이숀의 구조
4. 실험결과
5. 결론
References
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
Mixed-Level CMOS 회로의 고속 고장 시뮬레이션 ( Fast Fault Simulation for Mixed-Level CMOS Circuits )
대한전자공학회 학술대회
1994 .11
CMOS 회로의 고장 검출을 위한 테스트 생성 알고리즘 ( A New Test Generation Algorithm for Detection of Faults in CMOS Circuits )
대한전자공학회 학술대회
1986 .01
CMOS회로의 고장 검출을 위한 테스트 생성 알고리즘
대한전자공학회 학술대회
1986 .12
CMOS 회로에 대한 테스트 생성 방법 ( A Test Generation Method for CMOS Circuits )
대한전자공학회 학술대회
1988 .11
CMOS 회로의 테스트 생성 알고리즘 ( A Test Generation Algorithm for CMOS Circuits )
전자공학회지
1984 .11
전류 테스팅 기법을 이용한 CMOS회로의 고장 검출 및 위치 결정 ( Fault Detection and Location of CMOS circuits using Current Testing Techniques )
대한전자공학회 학술대회
1995 .07
전류 테스팅 기법을 이용한 CMOS 회로의 고장 검출 및 위치 결정
대한전자공학회 학술대회
1995 .06
경로대수를 이용한 CMOS 회로의 혼합레벨 테스트 생성 ( Mixed-level Test Generation for CMOS Circuits using Path Algebra )
대한전자공학회 학술대회
1993 .11
경로대수를 이용한 CMOS 회로의 혼합레벨 테스트 생성
대한전자공학회 학술대회
1993 .11
고속 혼성모드 집적회로를 위한 온-칩 CMOS 전류 및 전압 레퍼런스 회로
전자공학회논문지-SC
2003 .05
CMOS 최적 회로 합성기 연구 ( An Optimized Sizing Program for CMOS Circuits )
한국통신학회 학술대회논문집
1989 .01
CMOS 최적 회로 합성기 연구 ( An Optimized Sizing Program for CMOS Circuits )
특정연구 결과 발표회 논문집
1989 .01
CMOS LC VCO Using 0.18 μm Mixed Signal CMOS Process
대한전자공학회 ISOCC
2006 .10
저전력 CMOS 기준전류 발생회로
대한전자공학회 학술대회
2001 .06
CMOS 회로 합성기에 대한 연구 ( Research on Circuit Synthesizer in CMOS )
한국통신학회 학술대회논문집
1987 .01
CMOS 논리회로의 Multiple Stick-Open 고장 검출 ( The Multiple Stuck-Open Fault Detection in CMOS Logic Circuits )
대한전자공학회 학술대회
1989 .11
저전력 CMOS 기준전압 발생 회로 ( A Low-Power CMOS Voltage Reference Circuit )
대한전자공학회 학술대회
1998 .01
완전 자체 검증 CMOS 회로 설계
대한전자공학회 학술대회
1994 .11
완전 자체 검증 CMOS 회로 설계 ( Design of a Totally Self-Checking CMOS Circuit )
대한전자공학회 학술대회
1994 .11
CMOS 테스트를 위한 Built-In Self-Test 회로 설계 ( A Built-In Self-Test Method for CMOS Circuits )
전자공학회논문지-B
1992 .09
0