메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
정용수 (인하대학교) 최상방 (인하대학교)
저널정보
대한전기학회 대한전기학회 학술대회 논문집 대한전기학회 ICS' 2015 정보 및 제어 논문집
발행연도
2015.4
수록면
109 - 112 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (4)

초록· 키워드

오류제보하기
Because hundreds of cycles to retrieve the data from the memory when a cache miss occurs before consumption, the use of a hardware prefetcher method to reduce the long memory latency. In this paper, proposed data prefetcher considering the order of the data access to the cache stores the difference between the data address and the entry point address in delta field and creates a delta history. In order to estimate the proposed data prefetcher, prefetcher is implemented using gem5 simulator. L1 Miss Rate is reduced by 15% and the storage is reduced by 0.4%, compared to the SMS.

목차

Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 구현 및 성능 평가
Ⅳ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2017-560-000708549