지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2007.12
- 수록면
- 358 - 363 (6page)
이용수
초록· 키워드
오류제보하기
This paper presents a floating point unit(FPU) with 3 stages for a 3D graphics shader engine. It targeted to accelerate 3D graphics in portable device environments. In order to design a balanced architecture for a shader engine, we analyzed shader assembly instructions and estimated the performance of FPU with the method we propose. The proposed unit handles 4-dimensional data through separated two paths that are lead to general operation module and special function module. The proposed FPU is compiled as a form of the cascade FPU with 3 stages to efficiently handle a matrix operation with relatively low hardware overhead. Except some complex instructions that are executed using macro instructions, all instructions complete an operation in a single instruction cycle at 100MHz frequency. A special function module performs all operations in a single clock cycle using the Newton Raphson method with the look-up table.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
쉐이더 모델 3.0을 지원하는 3차원 그래픽스 통합 쉐이더의 연산기 구조
대한전자공학회 학술대회
2007 .07
-
쉐이더 모델 3.0 을 지원하는 3차원 그래픽스 통합 쉐이더의 연산기 구조
대한전자공학회 학술대회
2007 .07
-
Implementation of 3D Graphics Accelerator using Full Pipeline Scheme on FPGA
대한전자공학회 ISOCC
2008 .11
-
3차원 그래픽스 쉐이더 엔진을 위한 3단 부동소수점 연산 유닛의 설계
대한전자공학회 학술대회
2007 .05
-
메모리 전송 효율을 개선한 programmable Fragment 쉐이더 설계
한국정보통신학회논문지
2010 .12
-
PCA/LDA based Image Analysis for 3D Graphic Shader Retrieval
대한전자공학회 기타 간행물
2010 .02
-
PCA/LDA based Image Analysis for 3D Graphic Shader Retrieval
대한전자공학회 기타 간행물
2010 .02
-
선택적 타이밍 에러 검출 및 정정을 이용한 Low Power Approximate FPU 설계
대한전자공학회 학술대회
2015 .06
-
A Cycle-Accurate Simulation Environment for Shader Architecture
한국정보과학회 학술발표논문집
2006 .06
-
M/W대역 디지털 방송중계용 FPU 무선전송 시스템 분석과 시뮬레이터 설계
한국정보통신학회논문지
2003 .08
-
A Synthesis Method of General Floating-Point Arithmetic Units by Aligned Partition
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
A Processor Architecture for the Effective ALU in a Programmable Shader
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
고성능 내장형 마이 크로프로세서를 위한 SIMD-DSP/FPU의 설계
한국통신학회논문지
2002 .04
-
가변길이 SIMD구조 쉐이더 명령어 및 컴파일러 설계
한국정보통신학회논문지
2010 .12
-
Programmable Vertex Shader를 내장한 3차원 그래픽 지오메트리 가속기 설계
전자공학회논문지-SD
2006 .09
-
저전력 모바일 장치를 위한 완전 프로그램 가능형 쉐이더 프로세서
전기전자학회논문지
2009 .06
-
RISC용 FPU의 고속 승산기 설계
대한전자공학회 학술대회
1991 .06
-
Risc용 Fpu의 고속 승산기 설계 ( The Design of a High Speed Multiplier for Risc Fpu )
대한전자공학회 학술대회
1991 .07
-
가상해저 환경에 적합한 고품질 Shader 알고리즘 설계 및 구현
한국통신학회 학술대회논문집
2012 .02
-
고성능 그래픽 프로세서를 위한 가변길이 명령어 설계
대한전자공학회 학술대회
2008 .05
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-056-001394208