인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 대한전자공학회 학술대회 ICEIC 2017 International Conference on Electronics, Information, and Communication
- 발행연도
- 2017.1
- 수록면
- 441 - 444 (4page)
이용수
초록· 키워드
In this paper, a RF-DC voltage multiplier is presented to efficiently convert RF signals to DC voltages. The proposed circuit uses an internal threshold voltage cancellation (IVC) scheme with auxiliary block to reduce the threshold voltage of forward-biased transistors and minimizes the reverse leakage current of the reverse-biased by dynamically controlling the gate-source voltage of the transistors in the main rectification chain. The proposed circuit is designed in 0.18 um CMOS technology. A three-stage voltage multiplier results in a maximum power conversion efficiency (PCE) of 49.1% at input power level of 0 dBm and at frequency of 900 MHz. The proposed circuit produces an output voltage of 4.94 V at 50 KΩ load.
상세정보 수정요청해당 페이지 내 제목·저자·목차·페이지정보가 잘못된 경우 알려주세요!
목차
- Abstract
- 1. Introduction
- 2. Prior work overview
- 3. Proposed threshold-voltage compensation scheme using Auxiliary block
- 4. Simulation Results
- 5. Conclusion
- References
참고문헌
참고문헌 신청최근 본 자료
UCI(KEPA) : I410-ECN-0101-2017-569-002195092