지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
1-step 버니어타입 TDC와 BBPFD를 이용한 0.7 – 1.2 GHz 영역대에서의 Fractional ADPLL 설계
대한전자공학회 학술대회
2017 .06
버니어타입 TDC를 이용한 4.0 – 5.9 GHz 영역대에서의 ADPLL 설계
대한전자공학회 학술대회
2016 .11
시간-디지털 변환기를 이용한 ADPLL의 잡음 개선에 대한 연구
전자공학회논문지
2015 .02
A 3.8 – 5.7 GHz Wide locking range ADPLL using Gain controller for fast locking and low jitter
대한전자공학회 학술대회
2017 .01
The Vernier delay line based Time to Digital Converter with 2.5㎰ resolution for All-Digital Phased-Locked Loop
대한전자공학회 학술대회
2020 .08
All - synthesizable ADPLL을 위한 PVT 변화에 둔감한 Time to Digital Converter
대한전자공학회 학술대회
2020 .11
합성 가능한 ADPLL 설계 과정
대한전자공학회 학술대회
2018 .06
Design of Bang-Bang Phase-Locked Loop
대한전자공학회 학술대회
2019 .06
3.8 – 5.7 GHz 대역의 빠른 고정과 작은 지터값을 위해 증폭 조절기를 이용한 ADPLL
대한전자공학회 학술대회
2016 .11
A 1.45-2.9 GHz All Digital Phase Locked Loop With single stage TDC
대한전자공학회 학술대회
2018 .06
A 1.35ps Resolution Vernier TDC for Fine-Resolution ADC
대한전자공학회 학술대회
2019 .06
A 3-dimensional Modified Vernier Time-to-digital Converter for LiDAR Sensors
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020 .12
위상 변환 구조를 이용하여 빠른 고정 시간을 갖는 디지털 위상 고정 루프 설계
대한전자공학회 학술대회
2017 .11
The Design of a 0.15 ps High Resolution Time-to-Digital Converter
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .06
BBPD를 이용하여 4.1 . 5.6 GHz 대역의 빠른 고정과 작은 지터값을 갖는 ADPLL 설계
대한전자공학회 학술대회
2017 .06
Analysis of Delta-Sigma Modulators to Reduce Oscillator Quantization Noise in All-digital PLL
대한전자공학회 학술대회
2022 .06
TDoA 거리측정 시스템을 위한 고해상도 버니어 TDC
대한전자공학회 학술대회
2017 .06
A 19.5 ps-LSB Vernier-type Time-to-digital Converter for PET
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
PVT 변화 보상 기능을 가지는 시간-디지털 변환기
전기전자학회논문지
2023 .09
Fast Single-Phase All Digital Phase-Locked Loop for Grid Synchronization under Distorted Grid Conditions
JOURNAL OF POWER ELECTRONICS
2018 .09
0