메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
최진호 (Busan University of Foreign Studies)
저널정보
한국정보통신학회 한국정보통신학회논문지 한국정보통신학회논문지 제21권 제5호
발행연도
2017.5
수록면
893 - 898 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
카운터 타입의 시간-디지털 변환기를 공급전압 1.5volts에서 0.18㎛ CMOS 공정을 이용하여 설계하였다. 일반적인 시간-디지털 변환기에서는 클록의 주기가 TCK일 때, 시작신호와 클록의 시간차에 의해 최대 TCK의 변환 에러가 발생한다. 그리고 멈춤신호와 클록의 시간차로 인해 -TCK의 에러가 발생한다. 그러나 본 논문에서 제안한 시간-디지털 변환기는 이러한 단점을 보완하기 위해 클록은 시작신호 및 멈춤신호와 동기화하여 회로 내에서 생성되도록 설계하였다. 설계된 시간-디지털 변환기에서 시작신호와 클록의 시간차에 의한 변환에러는 발생하지 않으며, 멈춤신호에 의한 변환에러의 크기는 (1/2)TCK로 감소된다.
#시간-디지털 변환기 #동기화된 클록 #카운터 타입 #시간간격신호 #time-to-digital converter #synchronized clock signal #counter type #time interval signal

목차

요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 결과 분석
Ⅳ. 결론
ACKNOWLEDGMENTS
REFERENCES

참고문헌 (7)

참고문헌 신청
T. Fusayasu, “A Fast Integrating ADC Using Precide Time-to-Digital Conversion,” in IEEE Nuclear Science Symposium Conference Record, pp. 302-304, 2007. S. Henzler, Time-to-Digital Converters, Heidelberg, Springer Netherlands, 2010. A. Balla, M. M. Beretta, P. Ciambrone et al., “The Characterization and Application of a Low Resource Based Time to Digital Converter,” Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment vol.739, pp.75-82, March 2014. P. Dudeck, S. Szczepariski and J. V. Hatfield, “A High- Resolution CMOS Time-to-Digital Converter Utilizing a Vernier Delay Line,” IEE Journal of Solid-State Circuit, vol.35, no.2, pp.240-246, Feb. 2000. J. Song, Q. An and S. Liu, “A High-Resolution Time-to- Digital Converter Implemented in Filed Programmable Gate Array,” IEEE Trans. Instrum. Meas., vol. 53, no.1, Feb. 2006.

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

A Design of Vernier Coarse-Fine Time-to-Digital Converter using Single Time Amplifier
Jongsuk Lee ,  Yong Moon JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2012 .12
위상-인터폴레이터와 시간 증폭기를 사용한 2-step 시간-디지털 변환기의 설계
박안수 ,  박준성 ,  부영건 외 1명 대한전자공학회 학술대회 2010 .11
A Low Power Cyclic Two-Step Time-to-Digital Converter with Startup Time Correction
Van Nhan Nguyen ,  Woo-Jin Jo ,  Jun-Hyung Kown 외 1명 한국통신학회 학술대회논문집 2017 .06
버니어타입 TDC를 이용한 4.0 – 5.9 GHz 영역대에서의 ADPLL 설계
오상응 ,  사의제 ,  범진욱 대한전자공학회 학술대회 2016 .11
버니어 지연단을 이용한 26ps, 8비트 게이티드 링 오실레이터 시간-디지털 변환기의 설계
진현배 ,  박형민 ,  김태호 외 1명 전자공학회논문지-SD 2011 .02

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2018-004-000880867