지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 한국정보통신학회 INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING 2014 INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING Vo.6 No.1
- 발행연도
- 2014.6
- 수록면
- 415 - 418 (4page)
이용수
초록· 키워드
오류제보하기
This paper presents three novel cache models in embedded systems using higher value to reduce the cache data storage area and cache energy consumption for embedded systems. The higher value caches have significant potential for compact and power-efficient cache array design. The cache models differ from each other depending on whether they store tag and data in binary, base-B or mix or both. Our analytical study of cache silicon area shows that an embedded System-on-a-Chip(SoC) equipped with higher value cache model can reduce the cache data storage area regardless of cache parameters.
목차
Abstract
I. INTRODUCTION
II. RECENT TRENDS IN ELECTRONIC SYSTEM DESIGN
III. HIGHER VALUE CACHE MODELS
IV. CONCLUSION AND FUTURE WORK
REFERENCES
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2018-004-000962864