개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.18 No.4
- 발행연도
- 2018.8
- 수록면
- 461 - 467 (7page)
- DOI
- 10.5573/JSTS.2018.18.4.461
이용수
초록· 키워드
오류제보하기
In this paper, a novel sandwiched-gate logic family that is based on a sandwiched-gate inverter, which consists of an NMOS Gate-All-Around (GAA) together with a donut-type PMOS GAA, is proposed. For the realization of the proposed vertical structure, a junctionless configuration is suggested with the absence of the channel- doping process. The ratio of the thickness of the NMOS and the PMOS determines the switching threshold in the sandwiched-gate inverter. The direct-current (DC) operation and the transient performance of the sandwiched-gate inverter are investigated with 3D technology computer-aided-design (TCAD) simulations. The sandwiched- gate inverter exhibits a correct inverter operation with a high noise margin and a fast transition speed. To extend the proposed architecture to other logic gates, the proposed sandwiched-gate structure is also applied to fundamental logic circuits such as the NAND, NOR, and SRAM cell designs, and each operation is verified. The proposed logic gates achieve up to a 20% area reduction compared with the conventional GAA.
목차
Abstract
I. INTRODUCTION
II. OPERATION OF PROPOSED INVERTER
III. LOGIC APPLICATIONS: EXTENSION TO NAND, NOR, AND SRAM
IV. CONCLUSIONS
REFERENCES
참고문헌 (25)
참고문헌 신청
C. Auth, “22-nm fully-depleted tri-gate CMOS transistors,” CICC, pp. 1?6, Oct., 2012.
C. Auth, et al., “A 22nm high performance and low-power CMOS tech- nology featuring fullydepleted tri-gate transistors, self-aligned contacts and high density MIM capacitors,” VLSIT, pp. 131? 132, Jul., 2012.
Y. Taur, and T. H. Ning, Fundamentals of modern VLSI devices (New York, Cambridge university press, 2013).
H. Iwai, “Future of nano CMOS technology,” Microelectronics Technology and Devices (SBMicro), pp. 1?10, Dec., 2013.
I. Ferain, et al., “Multigate transistors as the future of classical metal- oxide-semiconductor field-effect transistors,” Nature, Vol. 479, pp. 310?316, Nov., 2011.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Characteristics of Gate Structure in Junctionless Double Gate Field Effect Transistors
대한전자공학회 학술대회
2019 .06
-
Inner-Gate-Engineered GAA MOSFET to Enhance the Electrostatic Integrity
NANO
2019 .01
-
3-Level Gate Drive Design
전력전자학회 학술대회 논문집
2018 .07
-
플랜트 사업의 리스크 관리를 위한 gate review 수행 방안
대한기계학회 춘추학술대회
2021 .11
-
Multi-gate BCAT Structure and Select Word-line Driver in DRAM for Reduction of GIDL
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .12
-
이중게이트 구조의 Junctionless FET 의 성능 개선에 대한 연구
전기전자학회논문지
2015 .12
-
Standardization and Analysis of Genetic Logic Gate Response Function
한국생물공학회 학술대회
2022 .09
-
Comparative Study of Single and Double Gate All Around Cylindrical FET Structures for High-K Dielectric Materials
Transactions on Electrical and Electronic Materials
2021 .08
-
Analysis of Electrical Characteristics Changes Due to Physical Parameter Variations in Dual-Gate Feedback Field Effect Transistor
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2025 .02
-
Linearity Analysis of MoTe 2 -FET based Single Transistor AND Gate Using Non-Equilibrium Green’s Function
Transactions on Electrical and Electronic Materials
2022 .04
-
1,200V 급 Trench Gate Field stop IGBT 공정변수에 따른 스위칭 특성 연구
전기전자학회논문지
2021 .06
-
Exploration of Linearity Analysis in Nanotube GAA MOSFET Through Simulation-Based Study Utilizing Multi-Material Gate Technique
Transactions on Electrical and Electronic Materials
2024 .08
-
Gate Waveform Optimization in Emergency Turn-off of IGBT Using Digital Gate Driver
ICPE(ISPE)논문집
2019 .05
-
Gate Overlap에 따른 나노선 CMOS Inverter 특성 연구
전기학회논문지
2017 .10
-
국가연구개발사업의 성과 관리를 위한 Stage-Gate 프로세스 도입 및 운영에 관한 연구 -스마트시티 혁신성장동력 프로젝트 적용 사례를 중심으로-
한국산학기술학회 논문지
2020 .11
-
하이브리드 게이트 드라이버를 위한 회로 디자인 방법과 성능 평가에 관한 연구
전기전자학회논문지
2021 .06
-
낮은 입력 커패시턴스를 가지는 SiC-MOSFET을 위한 게이트 드라이버 설계
한국조명·전기설비학회 학술대회논문집
2021 .11
-
Evaluation and Standardization of Genetic Logic Gate Composed of Transcription Factors
한국생물공학회 학술대회
2022 .04
-
Floating Gate 기반 Logic-in-Memory 소자 최적화
대한전자공학회 학술대회
2022 .06
-
Sub-2 V, p-/n- channel electrolyte gated transistors with hybrid perovskite gate insulator
한국표면공학회 학술발표회 초록집
2017 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2018-569-003336468