지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2014.1
- 수록면
- 63 - 68 (6page)
이용수
초록· 키워드
오류제보하기
PPS 구조를 갖는 N형 실리콘 제어 정류기 소자에서 부분웰 구조가 정전기 보호 성능에 미치는 영향을 고찰하였다. 종래의 NSCR표준소자는 온-상태 저항, 스냅백 홀딩 전압 및 열적 브레이크다운 전압이 너무 낮아 정전기 보호소자의 필요조건을 만족시키지못해 적용이 어려웠으나, 본 연구에서 제안하는 부분웰 구조를 갖도록 변형 설계된 NSCR-PPS 소자는 안정한 정전기보호 성능을나타내어 고전압 동작용 마이크로 칩의 정전기보호 소자로 적용 가능함을 확인하였다.
목차
등록된 정보가 없습니다.
참고문헌 (10)
참고문헌 신청
A. Chatterjee / 1991 / A low-voltage triggering SCR for on-chip ESD protection at output and input pads / IEEE Electron Device Lett 12 : 21 ~ 22
C. H. Lai / 2004 / A novel gate coupled SCR ESD protection structure with high latchup immunity for high-speed I/O pad / IEEE Electron Device Lett 25 : 328 ~ 330
M. D. Ker / 1997 / A gate-coupled PTLSCR/NTLSCR ESD protection circuit for deep-submicron low voltage CMOS IC's / IEEE J. Solid-State Circuits 32 : 38 ~ 51
서용진 / 2014 / DPS(Double Polarity Source) 구조를 갖는 고전압 동작용EDNMOS 소자의 정전기 보호 성능 개선 / 한국위성정보통신학회논문지 9 (2) : 12 ~ 17
양준원 / 2012 / 고전압용 LDI 칩의 정전기 보호를 위한 EDNMOS 소자의 특성 개선 / 한국위성정보통신학회논문지 7 (2) : 18 ~ 24
C. H. Lai / 2004 / A novel gate coupled SCR ESD protection structure with high latchup immunity for high-speed I/O pad / IEEE Electron Device Lett 25 : 328 ~ 330
M. D. Ker / 1997 / A gate-coupled PTLSCR/NTLSCR ESD protection circuit for deep-submicron low voltage CMOS IC's / IEEE J. Solid-State Circuits 32 : 38 ~ 51
서용진 / 2014 / DPS(Double Polarity Source) 구조를 갖는 고전압 동작용EDNMOS 소자의 정전기 보호 성능 개선 / 한국위성정보통신학회논문지 9 (2) : 12 ~ 17
양준원 / 2012 / 고전압용 LDI 칩의 정전기 보호를 위한 EDNMOS 소자의 특성 개선 / 한국위성정보통신학회논문지 7 (2) : 18 ~ 24
이 논문의 저자 정보
최근 본 자료
댓글(0)
0