지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 한국전기전자재료학회 Transactions on Electrical and Electronic Materials Transactions on Electrical and Electronic Materials 제8권 제1호
- 발행연도
- 2007.1
- 수록면
- 21 - 25 (5page)
이용수
초록· 키워드
오류제보하기
A two-dimensional TCAD MEDICI simulator was used to examine the voltage transfer characteristics, on-off switching properties and latch-up of a CMOS inverter as a function of the n-channel length and doping levels. The channel in a LDMOSFET encloses a junction-type source and is believed to be an important parameter for determining the circuit operation of a CMOS inverter. The digital logic levels of the output and input voltages were analyzed from the transfer curves and circuit operation. The high and low logic levels of the input voltage showed a strong dependency on the channel length, while the lateral substrate resistance from a latch-up path in the CMOS inverter was comparable to that of a typical CMOS inverter with a guard ring.
목차
등록된 정보가 없습니다.
참고문헌 (3)
참고문헌 신청
/ 1988. / “A symmetric CMOS NOR gate for high speed application” sc-23 : 1233 ~
/ 2001. / A high density, low on-resistance, trench lateral power MOSFET with a trench bottom source contact : 143 ~
/ 2003. / Cost-effective approach in LDMOS with partial 0.35㎛ design into conventional 0.6㎛ process : 245 ~
/ 2001. / A high density, low on-resistance, trench lateral power MOSFET with a trench bottom source contact : 143 ~
/ 2003. / Cost-effective approach in LDMOS with partial 0.35㎛ design into conventional 0.6㎛ process : 245 ~
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Electrical Characteristics of CMOS Circuit Due toChannel Region Parameters in LDMOSFET
Transactions on Electrical and Electronic Materials
2006 .01
-
Extension of the Dynamic Range using the Switching Operation of In-Pixel Inverter in Complementary Metal Oxide Semiconductor Image Sensors
센서학회지
2019 .01
-
CMOS Latch-up 현상의 실험적 해석 ( Experimental Analysis of CMOS Latch-up Phenomena )
대한전자공학회 학술대회
1985 .01
-
CMOS 인버터의 지연시간
한국멀티미디어학회 학술발표논문집
1999 .11
-
CMOS 인버터의 지연 시간 모델 ( A Delay Model for CMOS Inverter )
전자공학회논문지-C
1997 .06
-
Investigation of Latch-up Characteristics of High Energy Ion Implanted CMOS Well Structures
전기학회논문지
1998 .07
-
Bulk CMOS 기술에서 latch-up 특성에 관한 연구 ( Latch-up Characteristics in Bulk CMOS Technologies )
대한전자공학회 학술대회
1985 .01
-
CMOS Latch-Up 현상의 실험적 해석 및 그 방지책 ( Experimental Analysis and Suppression Method of CMOS Latch-Up Phenomena )
전자공학회지
1985 .09
-
새로운 전력 LDMOSFET을 이용한 모터 구동용 CMOS 스마트 전력 IC의 설계 ( CMOS Smart Power IC with New Power LDMOSFET for Motor Drivers )
전자공학회논문지-A
1996 .01
-
CMOS의 Latch-Up 특성 개선을 위한 효과적인 Mask 설계 방법 ( Effective mask design for the improvement of latch-up characteristics in CMOS )
한국통신학회논문지
1999 .10
-
CMOS Inverter의 Substrate Current를 줄이는 Layout 설계
대한전기학회 학술대회 논문집
1987 .07
-
CMOS 인버터의 소모전력 모델링 ( Power Dissipation Modeling of CMOS Inverter )
대한전자공학회 학술대회
1998 .01
-
N-well bulk CMOS 기술에서 layout에 따른 latch-up 특성
대한전자공학회 학술대회
1985 .06
-
CMOS Inverter Delay Model for Wide Range of Input Transition Time
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1996 .01
-
Temperature Dependence of Logical Threshold Voltage of CMOS Inverters
대한전자공학회 세미나
1992 .01
-
N-Well Bulk CMOS 기술에서 Layout에 따른 Latch-up 특성 ( Layout Characteristics of Latch-Up in N-Well Bulk CMOS Technologies )
대한전자공학회 학술대회
1985 .01
-
저전력 CMOS 기준전압 발생 회로 ( A Low-Power CMOS Voltage Reference Circuit )
대한전자공학회 학술대회
1998 .01
-
New Approach for Transient Radiation SPICE Model of CMOS Circuit
Journal of Electrical Engineering & Technology
2013 .09
-
고내압 LDMOSFET의 저온 특성에 관한 연구
대한전자공학회 학술대회
2001 .06
-
STI 기술을 채용한 CMOS well 구조에서의 Latch-up 특성 평가
대한전기학회 학술대회 논문집
1997 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0