메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
한국전기전자재료학회 전기전자재료학회논문지 전기전자재료학회논문지 제27권 제8호
발행연도
2014.1
수록면
501 - 504 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색

초록· 키워드

오류제보하기
본 논문에서는 SJ MOSFET의 가장 큰 장점인 낮은 온 저항을 구현하는 핵심공정을 개발하여 서술하고자 하였다. 우선적으로 공정시뮬레이션을 이용하여 SJ MOSFET의 최적 구조를 설정하였으며, 반복 시뮬레이션을 통해 그에 따른 공정흐름도를 개발하였다. 공정흐름에 따라 게이트 단의 공정을 수행하였으며, 소오스와 드레인단의 공정은 일반 planar MOSFET의 공정과 유사하여 그대로 진행하였다. 그 다음으로 핵심공정인 deep trench 공정을 개발하기 위하여 photo mask 공정을 수행한 후 deep trench 공정을 개발 완료하였다. 개발된 공정은 자동차용 반도체로 주목받고 있는 SJ MOSFET 개발에 더욱 더 활용할 수 있을 것으로 판단된다.

목차

등록된 정보가 없습니다.

참고문헌 (7)

참고문헌 신청

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0