지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2008.1
- 수록면
- 15 - 21 (7page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 2진논리의 확장을 Galis체상에서 해석하여 확장논리에 기초한 순차디지털논리시스템과 컴퓨터구조의 핵심인 연산알고리즘을 논의하였다. 순차디지털논리시스템은 Building Block으로서 T-gate를 사용하였으며, 차순상태함수, 출력함수를 도출하여 최종 궤환이 없는 Moore Model의 순차디지털논리시스템을 구성하였다. 그리고, 컴퓨터구조에서 중요한 연산알고리즘의 핵심인 가산, 감산, 승산 및 제산 알고리즘을 유한체의 수학적 성질을 토대로 각각 도출하였다. 특히, 유한체 GF($P^m$)상에서 P=2인 경우는 기존의 2진디지털논리시스템에 적용이 용이하다는 장점이 있으며, mod2의 성질에 의해 감산 알고리즘은 가산 알고리즘과 동일하다. 제안한 방법은 기존의 2진논리를 확장할 수 있어 좀 더 효율적으로 디지털논리시스템을 구성할 수 있을 것으로 사료된다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Logic Simulation
대한전자공학회 단기강좌
1983 .01
-
Logic Synthesis
CAD기술특강
1989 .01
-
순차논리시스템을 이용한 제산기 구성에 관한 연구
한국정보통신학회논문지
2010 .06
-
연관분석을 이용한 마코프 논리네트워크의1차 논리 공식 생성과 가중치 학습방법
산업경영시스템학회지
2015 .01
-
An Implementation of Synchronous Sequential Logic Systems
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2010 .06
-
논리 세기 개념을 이용한 논리 레벨 시뮬레이션 ( Logic Level Simulation Using The Logic Strength Concept )
대한전자공학회 학술대회
1987 .11
-
기호다치논리를 이용한 Fuzzy Rule Minimization에 관한 연구
한국컴퓨터정보학회논문지
1999 .12
-
AN APPROACH FOR LOGIC SYNTHESIS
ICVC : International Conference on VLSI and CAD
1989 .01
-
Computer Aided Design of Sequential Logic Circuits (Case of Synchronous Sequential Logic Circuits)
전기학회논문지
1984 .04
-
DIGITAL LOGIC INTERFACE구현
대한전기학회 학술대회 논문집
2004 .07
-
Computer-Aided Design of Sequential Logic Circuits (Case of Asynchronous Sequential Logic Circuits)
전기학회논문지
1984 .02
-
74181 Arithmetic Logic Units의 분석
대한전기학회 학술대회 논문집
2000 .11
-
대규모 조합문제를 해결하기 위한 효율적인 논리함수 처리 시스템의 개발과 순서회로 설계에의 응용 ( Development of an Efficient Logic Function Manipulation System for Solving Large-Scale Combination Problems and its Application to Logic Design of Sequential Circuits )
한국통신학회논문지
1997 .08
-
철도차량의 효과적 RCM 적용을 위한 LTA로직 개발
한국철도학회 학술발표대회논문집
2008 .11
-
Logic Synthesis and Optimization
CAD기술특강
1991 .01
-
Digital Logic Testing - Structured Design-for-Test Methodologies for More Testable Digital Logic Circuits
대한전자공학회 기타 간행물
1992 .01
-
LOGIC SIMULATOR의 구현에 관한 연구
대한전자공학회 학술대회
1990 .11
-
Logic Simulator의 구현에 관한 연구 ( A Study on Implementation of logic Simulator )
대한전자공학회 학술대회
1990 .11
-
PLA 설계용 논리 최소화 알고리즘 ( Fast Logic Minimization Algorithm for Programmable Logic Array Design )
대한전자공학회 학술대회
1983 .01
-
LOGIC-CHECKER : A CORRECTING FUNCTION FOR GATE ERRORS IN LOGIC SIMULATION AND ITS IMPLEMENTATION
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1989 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0