메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
JongJin Park (SungKyunKwan University) BaekHwan Kim (SungKyunKwan University) SungJin Kim (SungKyunKwan University) Kang-Yoon Lee (SungKyunKwan University)
저널정보
대한전자공학회 대한전자공학회 학술대회 2020년도 대한전자공학회 하계종합학술대회 논문집
발행연도
2020.8
수록면
646 - 649 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In this paper, a 5.8-㎓ CMOS Fractional-N Frequency Synthesizer using Quadrature Voltage Controlled Oscillator(QVCO) is presented. A QVCO was used to Supply quadrature signals to TX and RX. To synthesize the DSRC target frequency, a Fractional-N Phase Locked loop(PLL) structure is used, and each sub-block has a low noise feature to reduce phase noise and reference spur which are important characteristics of the PLL. It is implemented in 0.13 um CMOS and the power consumption is 36 ㎽ from the supply voltage of 1.2 V. The measured phase noise of the VCO is respectively -108.66 ㏈c/㎐ at a 1-㎒ offset from carrier frequency of 5.8 ㎓. The measured tuning range of the VCO is about 20 %.

목차

Abstract
1. Introduction
2. Structure
3. Measurement Result
4. Conclusion
References

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2020-569-001130434