인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2021.6
- 수록면
- 531 - 534 (4page)
이용수
초록· 키워드
본 논문에서는 0.18μm CMOS 공정을 이용한 LoRaWAN 시스템을 위한 저전력 PLL을 구현하였다. 유럽과 미국의 협대역인 868.1MHz ~ 914.9MHz 의 주파수 범위를 갖도록 설계하였다. 주파수간의 채널간격은 200kHz이며, 주파수는 Integer-N 방식을 적용하였고, 분주기는 64/65 분주기, 7bit Swallow 카운터, 8bit Programmable 카운터를 이용하여 원하는 분주비를 생성한다. VCO는 저잡음 특성을 얻기 위하여 VCO 코어를 PMOS로 설계하였다.
상세정보 수정요청해당 페이지 내 제목·저자·목차·페이지정보가 잘못된 경우 알려주세요!
목차
- Abstract
- I. 서론
- II. PLL의 설계
- Ⅲ. 모의실험 결과
- Ⅳ. 결론
- 참고문헌