메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학술저널
저자정보
조경주 (원광대학교)
저널정보
국제차세대융합기술학회 차세대융합기술학회논문지 차세대융합기술학회논문지 제6권 제2호
발행연도
2022.2
수록면
215 - 222 (8page)
DOI
https://doi.org/10.33097/JNCTA.2022.06.02.215

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (4)

초록· 키워드

오류제보하기
본 논문에서는 FFT의 연산 복잡도를 줄이기 위해 효율적인 고정길이 복소곱셈기의 설계 방법과 구조를 제안하고, 이를 이용하여 파이프라인 FFT를 효율적으로 설계하는 방법을 제안한다. 확률적 통계에 기반한 오차보 상을 통해 고정길이 Booth 곱셈기의 설계 방법을 제안하고, 이를 이용하여 고정길이 복소곱셈기의 구조를 제안한 다. 기존 오차보상 방법와 비교하여 제안한 방법의 오차성능이 우수하며, 기존 복소곱셈기 보다 제안한 복소곱셈 기가 하드웨어를 약 36% 적게 사용하였다. 또한, 1024 포인트 FFT의 SQNR(Signal to Quantization Noise Ratio) 시뮬레이션에서 기존 복소곱셈기를 적용한 방법 보다 제안한 고정길이 복소곱셈기를 적용한 방법의 SQNR 이 우수하게 나타났다. 1024 포인트 SDF FFT를 설계한 후 FPGA로 합성한 결과, 기존 복소곱셈기를 적용한 설 계 보다 제안한 복소곱셈기를 적용한 설계가 하드웨어를 약 27% 적게 사용하였다.

목차

등록된 정보가 없습니다.

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0