인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.24 No.2
- 발행연도
- 2024.4
- 수록면
- 128 - 137 (10page)
- DOI
- 10.5573/JSTS.2024.24.2.128
이용수
초록· 키워드
A pipelined successive approximation register (SAR) analog-to-digital converter (ADC) is proposed for display applications. It consists of three stages and a digital error correction logic (DCL). To reduce the power consumption and area of the proposed pipelined SAR ADC, the flash ADC (FADC) and the residue amplifier of the stages 1 and 2 are shared, and the stage 3 has an architecture of 7-bit asynchronous SAR ADC using a capacitor digital-to-analog converter (CDAC). The conversion pause function of the 7-bit asynchronous SAR ADC improves the performance of the pipelined SAR ADC by stabilizing the reference voltages through nonoverlapping operation between the FADC and SAR ADC. The proposed pipelined SAR ADC is designed using a 180-nm CMOS process with a supply of 1.8V. The designed pipelined SAR ADC has a SNDR of 72.97 dB and an ENOB of 11.83 bits for an analog input signal with a frequency of 4.7 MHz at a sampling rate of 10 MHz. Its area and power consumption are 0.282 mm² and 7.9 mW, respectively.
상세정보 수정요청해당 페이지 내 제목·저자·목차·페이지정보가 잘못된 경우 알려주세요!
목차
- Abstract
- I. INTRODUCTION
- II. DESIGN OF 12-BIT 10-MS/S PIPELINED SAR ADC
- III. CHIP IMPLEMENTATION AND SIMULATION RESULTS
- IV. CONCLUSIONS
- REFERENCES
참고문헌
참고문헌 신청최근 본 자료
UCI(KEPA) : I410-151-24-02-089668024