메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
강혜원 (한국전자기술연구원) 황태민 (한국전자기술연구원)
저널정보
대한전자공학회 대한전자공학회 학술대회 2024년도 대한전자공학회 하계학술대회 논문집
발행연도
2024.6
수록면
1,066 - 1,069 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In this paper, we propose a hardware structure for a template matching system based on the NCC (Normalized Cross Correlation) algorithm for wafer alignment. Since the existing NCC algorithm requires a large amount of repetitive operations on consecutive pixels, processing time tends to be delayed when implemented only in the PS area of the FPGA. In order to improve these areas, within the template matching system, parts with a lot of formula processing and poor continuity of memory access coordinate values are processed in the PS area, and a high-speed template matching system implemented in the PL area with cross correlation and normalization that enables high-speed parallel processing. It is proposed as an alternative solution. In this paper, we implement a template matching system using the Xilinx Ultrascale+ MPSoC ZCU104 FPGA board and present the results of verifying the improvement in processing speed using the source image and target image extracted from wafer vision inspection equipment.

목차

Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 구현
Ⅳ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0