인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
DBpia AI
AI 에이전트
AI 아이디어
AI 리더
AI 뷰어
Citeasy
크롬 서지관리 다운로드
개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 저자정보
피인용 0
초록·키워드
In the pursuit of high-performance and high-density memory solutions for modern data-centric applications, capacitor-less one-transistor dynamic random-access memory (1T DRAM) has emerged as a promising alternative to conventional one transistor one capacitor dynamic random access memory (1T1C DRAM) structures. This study proposes a silicon-based ternary 1T DRAM device that integrates the structural simplicity of capacitor-less 1T DRAM with the enhanced data-storage efficiency of ternary logic, enabling each cell to represent three distinct states (0, 1, and 2). Different from the carbon-nanotube-FET (CNTFET)-based ternary devices, which face significant challenges in manufacturability and process integration, the proposed device leverages standard silicon-on-insulator (SOI) MOSFET technology, ensuring compatibility with existing complementary metal-oxide-semiconductor (CMOS) fabrication processes. Through TCAD Sentaurus simulations, we demonstrate the feasibility of the proposed architecture, validating clear state separation during write, read, and hold operations by controlling the number of electrons stored in quantum wells. Furthermore, the device exhibits excellent thermal stability up to 373 K, maintaining robust current ratios and retention characteristics. This work provides a practical and scalable pathway toward ternary-memory implementation, contributing to the development of next-generation memory systems with improved integration density and energy efficiency.
본문·목차
인공지능 문자 인식 모델을 통해 추출된 텍스트로, 일부 오타나 오류가 포함될 수 있으나 지속적으로 개선 중입니다.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
최근 본 자료 전체보기
UCI(KEPA) : I410-151-26-02-096547898
