인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
DBpia AI
AI 에이전트
AI 아이디어
AI 리더
AI 뷰어
Citeasy
크롬 서지관리 다운로드
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2025.12
- 수록면
- 446 - 450 (5page)
이용수
초록· 키워드
멀티코어 프로세서와 모바일 SoC에 대한 수요 증가로 마이크로프로세서를 구성하는 캐시(cache)에 대한 대용량ㆍ고성능 요구가 증가함에 따라 기존 반도체 소자를 대체할 새로운 반도체 소자에 대한 관심이 높아지고 있다. 기존 반도체 소자보다 성능은 뛰어나지만 아직 공정이 성숙하지 못한 CNTFET으로 캐시를 구성하기 위해 데이터 저장부는 기존 MOSFET으로 구성하고 데이터 연결부는 CNTFET으로 구성한 hybrid 6T SRAM에 대한 다양한 연구가 수행되고 있다. 이러한 hybrid 6T SRAM의 읽기 안정성과 파워 소모를 개선한 hybrid 8T SRAM 역시 함께 관심을 받으며 연구가 진행되고 있으나, hybrid 8T SRMA은 기존 hybrid 6T SRAM 보다 많은 트랜지스터를 사용하고 추가 배선을 필요로 하기 때문에 제한된 마이크로프로세서 면적에 대용량의 캐시를 구현하는데 어려움을 겪어 왔다. 이러한 문제를 해결하기 위해 본 논문에서는 기존 hybrid 8T SRAM의 면적을 줄일 수 있는 설계 방법에 대해 논하고 설계 변경에 따른 성능 변화를 분석하고자 한다.
상세정보 수정요청해당 페이지 내 제목·저자·목차·페이지정보가 잘못된 경우 알려주세요!
목차
- Abstract
- 요약
- Ⅰ. 서론
- Ⅱ. 본론
- Ⅲ. 결론
- References
참고문헌
참고문헌 신청최근 본 자료
