인문학
사회과학
자연과학
공학
의약학
농수해양학
예술체육학
복합학
DBpia AI
AI 에이전트
AI 아이디어
AI 리더
AI 뷰어
Citeasy
크롬 서지관리 다운로드
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 저자정보
피인용 0
초록·키워드
This work investigates the impact of channel hole geometry and fabrication-induced device variations on 3D NAND flash memory using three-dimensional technology computer-aided design (TCAD) simulations. The channel hole diameter (d<sub>hole</sub>) is varied over a practical range, tapered and elliptic profiles are introduced to emulate high-aspect-ratio etch distortion, and oxide-nitride-oxide (ONO) thickness fluctuation is applied to reflect deposition non-idealities. The study focuses on the programmed threshold voltage (V<sub>th</sub>), subthreshold swing (SS), and bit-line (BL) current (I<sub>BL</sub>) of each WL and also includes the effect of read temperature in the typical operating range. The results indicate that reducing d<sub>hole</sub> increases the program efficiency while decreasing I<sub>BL</sub>. Regarding process variations, both increased ellipticity and ONO thickness were found to degrade the programmed V<sub>th</sub>. However, while IBL increases notably with ellipticity, it exhibits a relatively weak dependence on ONO thickness. Furthermore, elevated read temperatures consistently reduce the apparent Vth and I<sub>BL</sub>, thereby tightening the sensing margin for multi-level operation. These findings elucidate the distinct impacts of geometric scaling on device variability and provide useful design guidelines for high-density memory architectures.
본문·목차
인공지능 문자 인식 모델을 통해 추출된 텍스트로, 일부 오타나 오류가 포함될 수 있으나 지속적으로 개선 중입니다.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
오류를 발견하셨다면 해당 부분을 드래그한 후 ' 를 통해 신고해주세요.
최근 본 자료 전체보기
