지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 발행연도
- 2013
- 저작권
- 서울대학교 논문은 저작권에 의해 보호받습니다.
이용수0
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
클락 스큐(clock skew)를 최소화하거나, 제한된 값(clock skew bound) 이하로 유지하는 것은 빠른 속도로 동작하는 동기화된 디지털 회로 설계에서 매우 중요한 문제이다. 공정(process), 전압(voltage), 그리고 온도(temperature) 변화에 따라 클락 스큐는 더욱 커지게 되었고, 이러한 변화에 대한 한 대응책으로, 많은 이전 연구들은 동적으로 클락 스큐를 최소화하기 위해 위상검출기로 클락 스큐를 측정하는 구조가 포함된 post-silicon tuning(PST) 구조를 사용하였다.
위상검출기 구조는 두 클락 신호의 도달 시간 차이를 측정할 수 있지만 칩의 많은 영역을 차지하며, PST 구조에 이용하기 위해서는 많은 도선 연결이 추가되어야 한다.
이 논문에서는 위상검출기 연결 구조를 만드는데 필요한 칩 영역과 도선 구조를 줄이는 방법을 제안한다. 또, 특정 조건 하에서 2-입력 Bang-Bang 위상검출기 2개와 똑같은 역할을 수행할 수 있는 3-입력 Bang-Bang 위상검출기를 제안한다. 그리고 3-입력 Bang-Bang 위상검출기를 위상검출기 연결 구조에 사용할 때의 장단점을 설명한다.
위상검출기 구조는 두 클락 신호의 도달 시간 차이를 측정할 수 있지만 칩의 많은 영역을 차지하며, PST 구조에 이용하기 위해서는 많은 도선 연결이 추가되어야 한다.
이 논문에서는 위상검출기 연결 구조를 만드는데 필요한 칩 영역과 도선 구조를 줄이는 방법을 제안한다. 또, 특정 조건 하에서 2-입력 Bang-Bang 위상검출기 2개와 똑같은 역할을 수행할 수 있는 3-입력 Bang-Bang 위상검출기를 제안한다. 그리고 3-입력 Bang-Bang 위상검출기를 위상검출기 연결 구조에 사용할 때의 장단점을 설명한다.
목차
초록 i목차 ii표 목차 iv그림 목차 v제 1 장 서론 1제 2 장 연구 동기 6제 3 장 3-입력 Bang-Bang 위상검출기의 설계 103.1 2-입력 Bang-Bang 위상검출기 설명 103.2 3-입력 Bang-Bang 위상검출기 제안 113.2.1 3-입력 Bang-Bang 위상검출기 회로 113.2.2 3-입력 Bang-Bang 위상검출기 회로의 동작 133.2.3 3-입력 Bang-Bang 위상검출기 회로의 동작 검증133.2.4 3-입력 Bang-Bang 위상검출기 회로의 한계 15제 4 장 3-입력 Bang-Bang 위상검출기의 적용 184.1 적용 대상 알고리즘 184.2 3-입력 위상검출기 적용 224.3 3-입력 위상검출기 적용방식의 한계 25제 5 장 실험 결과 27제6 장 결론 30참고문헌 31ABSTRACT 33
최근 본 자료
댓글(0)
0