지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 문병인
- 발행연도
- 2018
- 저작권
- 경북대학교 논문은 저작권에 의해 보호받습니다.
이용수8
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 In-DRAM ECC의 적용을 위해 최적화된 ECC 알고리즘과 ECC 모듈의 DRAM 내 위치 및 이에 따른 시스템 성능 변화에 대해 다룬다. 제안하는 ECC 알고리즘은 Hsiao 부호를 기반으로 2비트 오류가 발생했을 때 오류의 발생 위치에 따라 2비트 검출뿐만 아니라 경우에 따라서는 올바른 데이터를 전송하는 구조를 가지고 있으며, 제안하는 In-DRAM ECC의 구조로 구현할 시 시스템의 성능 변화가 크지 않고도 ECC 회로를 구현 및 적용이 가능하다.
목차
1. 서론2. 연구 배경2.1. DDR4 SDRAM에 구현된 오류 검출 방법과 DRAM ECC2.1.1. CRC(Cyclic Redundancy Check)2.1.2. CA(Command and Address) parity2.2. SEC-DED 알고리즘2.2.1. Hamming 부호2.2.2. Hsiao 부호2.3. ECC 부호기 및 복호기의 구조3. 제안하는 In-DRAM ECC 구조3.1. 제안하는 ECC 알고리즘 및 모듈 구조3.2. ECC 동작에 따른 DRAM 타이밍 변화3.3. DRAM 내 ECC 회로의 위치4. 실험 결과 및 분석4.1. ECC 알고리즘 성능 비교 방법 및 결과4.2. 시스템 성능 비교 방법 및 결과5. 결론참 고 문 헌영 문 초 록
최근 본 자료
댓글(0)
0