메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

진주환 (건국대학교, 건국대학교 대학원)

지도교수
채형일
발행연도
2022
저작권
건국대학교 논문은 저작권에 의해 보호받습니다.

이용수7

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
본 논문에서는 저전력, 이득 조정을 가진 3차 델타-시그마 ADC 구조를 활용한 저역 통과형 저전력, 고성능 ADC를 제안한다. 총 3개의 LoopFilter를 사용하여 3차 델타-시그마 ADC를 구현하여, 높은 해상도를 얻는다. 또한, Double Sampling 기법과 Inverter-based Amplifier를 사용하여 전력 효율을 증가시켰으며, Gain Calibration을 통하여 Gain Variation을 보상하였다. 샘플링 주파수 1-MS/s이고, OSR 128을 걸어 대역폭이 3.91?KHz 일때, 측정된 SNDR은 시뮬레이션 결과와 측정 결과 각각 81dB, 51dB이다. 그에 따라 FoMs은 165dB, 135dB 이다. 전체 소모 전력은 27.96uW로 우수한 전력 효율을 가진다. 제안된 ADC 구조는 기존의 OTA 기반의 저역 통과형 ADC보다 저전력 동작과 간단한 시스템으로 하드웨어 설계의 부담을 완화한다.

목차

제1장 Introduction 1
제1절 Motivations 1
제2장 Delta-Sigma ADC 3
제1절 Characteristic of Delta-Sigma ADC 3
1. Introduction 3
2. Noise-Shaping 5
3. Integrator 6
3. Nth Delta-Sigma ADC 9
제2절 Problems of Implementation for Delta Sigma ADC . 10
1. Power Consumption 11
2. Common Mode Voltage 12
3. PVT Variation 13
제3장 3rd Delta-Sigma ADC with Gain Calibration 14
제1절 Proposed Architecture . 14
1. Double Sampling Technique 15
2. Inverter based Amplifier 17
3. Common Mode Feedback 19
4. Gain Calibration 20
제2절 Block Diagram of Proposed ADC 21
1. NTF 22
제3절 Implementation of Proposed ADC 24
1. Integrator 24
2. Inverter based Amplifier 26
3. Common Mode Feedback 27
4. Comparator 28
5. LDO 29
6. Current Mirror with Gain Calibration 30
제4장 Simulation & Measurement Results 31
제1절 Test Environment Setup 31
제2절 Proposed ADC Result 35
제5장 Conclusion 42
제6장 Discussion 44
참고문헌 45
국문초록 47

최근 본 자료

전체보기

댓글(0)

0