지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 한국과학기술원 정보전자연구소 IDEC Journal of Integrated Circuits and Systems IDEC Journal of Integrated Circuits and Systems Vol.3 No.1
- 발행연도
- 2017.1
- 수록면
- 13 - 18 (6page)
이용수
초록· 키워드
오류제보하기
This paper presents a power and area efficient SAR ADC for the interface of multi-channel neural recording system. A SAR-ADC with the split dual-capacitive array for the multi-channel is proposed to promote multiplexing between channels, thus eliminating the linearity degradation owing to the offset mismatch between multiple comparators. Additionally, the proposed scheme has the equivalent capacitance between differential comparator inputs, which minimizes the kickback noise error in the conventional scheme. The proposed ADC additionally reduces the total capacitance and switching energy by 84.8% and 91.3% compared with conventional SAR ADCs for multi-channel applications, respectively.
목차
등록된 정보가 없습니다.
참고문헌 (8)
참고문헌 신청
X. Zou / 2010 / A 1V 22uW 32-Channel Implantable EEG Recording IC / Solid-State Circuits Conference, 2010. Digest of Technical Papers. ISSCC. 2010. IEEE International :126~127
W. S. Liew / 2011 / A 0.5-V 1.13-uW/Channel Neural Recording Interface with Digital Multiplexing Scheme / Proc. ESSCIRC 2011 :219~222
S. J. Cho / 2015 / A Single-Ended ADC with Split Dual-Capacitive-Array for Multi-Channel Systems / J. Semiconductor technology and science 15(5):504~510
H. Y. Tai / 2014 / A 0.85 fJ/conversion-step 10b 200 kS/s subranging SAR ADC in 40 nm CMOS / Solid-State Circuits Conference, 2014. Digest of Technical Papers. ISSCC. 2014. IEEE International :196~197
W. S. Liew / 2009 / A 1-V 60μW 16-Channel Interface Chip for Implantable Neural Recording / IEEE Custom Integrated Circuits Conf :507~510
W. S. Liew / 2011 / A 0.5-V 1.13-uW/Channel Neural Recording Interface with Digital Multiplexing Scheme / Proc. ESSCIRC 2011 :219~222
S. J. Cho / 2015 / A Single-Ended ADC with Split Dual-Capacitive-Array for Multi-Channel Systems / J. Semiconductor technology and science 15(5):504~510
H. Y. Tai / 2014 / A 0.85 fJ/conversion-step 10b 200 kS/s subranging SAR ADC in 40 nm CMOS / Solid-State Circuits Conference, 2014. Digest of Technical Papers. ISSCC. 2014. IEEE International :196~197
W. S. Liew / 2009 / A 1-V 60μW 16-Channel Interface Chip for Implantable Neural Recording / IEEE Custom Integrated Circuits Conf :507~510
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A Single-Ended ADC with Split Dual-Capacitive-Array for Multi-Channel Systems
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .10
-
Low-Power Switching Scheme with Quarter Reference Voltage Sources for SAR ADCs
Journal of Electromagnetic Engineering And Science
2022 .03
-
A 12 bit 750 kS/s 0.13 mW Dual-sampling SAR ADC
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .12
-
A 6b 1.2 GS/s Asynchronous SAR ADC Using Two Comparators
대한전자공학회 학술대회
2019 .11
-
SAR ADC를 위한 비교기 잡음 제거 방법
대한전자공학회 학술대회
2016 .06
-
A 10-bit 263 kS/s SAR ADC in 180 nm CMOS with Input Offset Compensation of Comparator
대한전자공학회 학술대회
2017 .01
-
Dynamic Latched Type Comparator 와 Split Capacitor Array 구조를 이용한 10-bit 524nW SAR 아날로그-디지털 변환기
대한전자공학회 학술대회
2017 .11
-
Split-Capacitive SAR-ADC based on Efficient Code-Width Calibration
대한전자공학회 학술대회
2024 .11
-
Kickback Noise 저감 비교기를 사용한 고속의 8-bit SAR ADC
대한전자공학회 학술대회
2022 .11
-
복소수 CycleGAN 기반의 이미지 변환을 이용한 시뮬레이션 SAR 표적 식별
한국정보기술학회논문지
2022 .07
-
A 4b/cycle Flash-assisted SAR ADC with Comparator Speed-boosting Technique
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .04
-
최근 영상레이더(SAR) 활용 및 기술 동향
항공우주산업기술동향
2018 .07
-
Foreground Digital Calibration for Split-Capacitor DAC in SAR ADC
대한전자공학회 학술대회
2022 .11
-
에너지 소모량과 면적을 개선한 하이브리드 SAR ADC
한국전자파학회논문지
2021 .09
-
군 표적에 대한 SAR 진폭 및 위상 신호 시뮬레이션
한국항공우주학회 학술발표회 초록집
2023 .11
-
비교기 입력 오프셋 보상기능이 있는 CMOS 0.18um 공정을 이용한 10 Bit의 SAR ADC
대한전자공학회 학술대회
2016 .11
-
Auto-Zero Comparator를 이용한 RC hybrid DAC 구조의 12-bit SAR ADC
대한전자공학회 학술대회
2022 .06
-
자가보정을 위한 Averaging-Stage 기반 Split SAR 아날로그-디지털 컨버터
대한전자공학회 학술대회
2020 .08
-
A Two-channel 10b 160 MS/s 28 nm CMOS Asynchronous Pipelined-SAR ADC with Low Channel Mismatch
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .10
-
저전력, 중간 해상도 잡음 변조 기법 아날로그 디지털 변환기
대한전자공학회 학술대회
2019 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0