Gate Matrix Layout

Oma ,  Wing

대한전자공학회 워크샵

1985 .01

AN APPROACH TO GATE MATRIX LAYOUT

Young Oo Kim ,  Chul Won Lee ,  Kee Hee Lee 외 1명

ICVC : International Conference on VLSI and CAD

1989 .01

Net의 구조 분석에 의한 Gate Matrix Layout Algorithm

金榮禹 ,  洪仁植 ,  林載允 외 1명

대한전자공학회 학술대회

1986 .12

Net의 구조 분석에 의한 Gate Matrix Layout Algorithm ( Gate Matrix Layout Algorithm by Analyzing the Structure of Net )

김영우 ,  홍인식 ,  임재윤 외 1명

대한전자공학회 학술대회

1986 .01

Gate Matrix Layout 의 Compaction Algorithm ( Compaction Algorithm for Gate Matrix Layout )

김영우 ,  임재윤 ,  박승빈 외 1명

대한전자공학회 학술대회

1985 .01

Gate Matrix 레이아웃 생성 시스템의 구현 ( Implementation of a Layout Generation System for the Gate Matrix Style )

김상범 ,  황선영

전자공학회논문지-A

1993 .05

CAD를 이용한 Gate Matrix Layout

최규명 ,  조중휘 ,  정정화

한국정보과학회 학술발표논문집

1984 .04

A Hierarchical Placement Algorithm for Building Block Layout Design

Byung Ik Kang ,  Jong Wha Chong

ICVC : International Conference on VLSI and CAD

1991 .01

AN ALGORITHM FOR GATE MATRIX FOLDING

Shunichi Nakayama ,  Shoichi ,  o Yamada

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1989 .01

Shaping Algorithms for Facility Layout Problems

Geun-Cheol Lee ,  Yeong-Dae Kim

대한산업공학회 춘계공동학술대회 논문집

1997 .04

DYNAMIC HIERARCHICAL PLACEMENT FOR SEA-OF-GATES

Chang Kyoung Eem ,  Kwang Ki Ryu ,  Jong Wha Chong

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1992 .01

Layout 설계 자동화를 위한 Gate Array Global Router ( Gate Array Global Router for Layout Design Automation )

배영환 ,  이건배 ,  정정화

대한전자공학회 학술대회

1986 .01

Symbolic Extraction from Hierarchical Layout of Arbitrary Shape

In Ho Moon ,  Yong Jae Lee ,  Sun Young Hwang

ICVC : International Conference on VLSI and CAD

1991 .01

중소 제조 기업의 LAYOUT 개선 사례 연구

정대권 ,  윤원영

대한산업공학회지

2015 .08

Layout설계장동화를 위한 Gate Array Global Router

배영환 ,  이건배 ,  정정화

대한전자공학회 학술대회

1986 .06

CAD를 이용한 1차원 MOSㆍLSI GATE 배열의 방법

조중휘 ,  정정화 ,  임인칠

한국정보과학회 학술발표논문집

1982 .04

An Expert System and Genetic Algorithm for facility Layout Problem

Thitipong Limudomsuk ,  Booncha ,  eon Si 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2002 .07

중형저상버스 System Layout / Package Layout 결정

박정길 ,  장세기

한국정밀공학회 학술발표대회 논문집

2010 .05

지식 매트릭스를 이용한 가설계획 지식의 활용 방안

장명훈 ,  이현수 ,  김기수

대한건축학회 논문집 - 구조계

2003 .10

A METHOD OF CLOCK SKEW CONTROL IN THE AUTOMATIC LAYOUT DESIGN FOR GATE ARRAYS

Masayuki Te ,  ai ,  Tomoyoshi Noda 외 2명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1989 .01