Layout 설계 자동화를 위한 Gate Array Global Router ( Gate Array Global Router for Layout Design Automation )

배영환 ,  이건배 ,  정정화

대한전자공학회 학술대회

1986 .01

Gate Array의 Detailed Router 개발 ( The Development of Detailed Router for Gate Array )

이건배 ,  강인 ,  김응곤 외 2명

특정연구 결과 발표회 논문집

1987 .01

Gate Array

오용협

전자공학회지

1992 .06

Gate Array의 Global Routing 기법 ( A New Global Routing Techniques for Gate Array )

이병호 ,  정정화 ,  임인칠

전자공학회지

1985 .05

Cate Array 의 Detailed Router 개발 ( The Development of Detailed Router for Gate Array )

이건배 ,  강인 ,  김응곤 외 2명

한국통신학회 학술대회논문집

1987 .01

Gate Matrix Layout

Oma ,  Wing

대한전자공학회 워크샵

1985 .01

Arms : Gate Array용 자동배선 프로그램 ( ARMS : Auto Router for Master Slice Layout )

최규명 ,  부기흡 ,  이상훈

대한전자공학회 학술대회

1986 .01

AN APPROACH TO GATE MATRIX LAYOUT

Young Oo Kim ,  Chul Won Lee ,  Kee Hee Lee 외 1명

ICVC : International Conference on VLSI and CAD

1989 .01

Macro 셀과 I / O pad셀을 고려한 CMOS게이트 어레이 Global Router ( A CMOS Gate Array Global Router which Regards Macrocell and I / O Padcell )

이승호 ,  이건배 ,  정정화 외 1명

대한전자공학회 학술대회

1988 .07

A Global Router Using Simulated Annealing Applicable to Power and Ground Router

Sang Gil Choi ,  Chong Min Kyung

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1988 .01

Macro셀과 I/O pad셀을 고려한 CMOS 게이트 어레이 Global Router

이승호 ,  배영환 ,  이건배 외 1명

대한전기학회 학술대회 논문집

1988 .07

A METHOD OF CLOCK SKEW CONTROL IN THE AUTOMATIC LAYOUT DESIGN FOR GATE ARRAYS

Masayuki Te ,  ai ,  Tomoyoshi Noda 외 2명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1989 .01

CMOS Gate Array의 Global Routing Algorithm ( Global Routing Algorithm for CMOS Gate Array )

최성우 ,  이건배 ,  정정화

대한전자공학회 학술대회

1984 .01

2 X 2 Prototype Router의 설계

김용표 ,  김성략 ,  이상범 외 1명

대한전자공학회 학술대회

1986 .12

2 × 2 Prototype Router의 설계 ( Design of a 2 × 2 Prototype Router )

김용표 ,  이상범 ,  김성락 외 1명

대한전자공학회 학술대회

1986 .01

Pin 순서를 고려한 Global Router 개발에 관한 연구

이병호 ,  정정화 ,  임인칠

한국정보과학회 학술발표논문집

1984 .10

A HIERARCHICAL ALGORITHM FOR GATE MATRIX LAYOUT

Kazuhi ,  o Yamazaki ,  Shoichi 외 2명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1989 .01

A METHOD OF IMPLEMENTING MIN-CUT PLACEMENT FOR Q-TAT LAYOUT DESIGN OF LARGE SCALE GATE ARRAYS

Kazuhi ,  o Takahashi ,  Yasuhi 외 4명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1989 .01

Net의 구조 분석에 의한 Gate Matrix Layout Algorithm

金榮禹 ,  洪仁植 ,  林載允 외 1명

대한전자공학회 학술대회

1986 .12

Net의 구조 분석에 의한 Gate Matrix Layout Algorithm ( Gate Matrix Layout Algorithm by Analyzing the Structure of Net )

김영우 ,  홍인식 ,  임재윤 외 1명

대한전자공학회 학술대회

1986 .01