A Sophisticated Multiplier in Advanced CMOS Technologies

Ryusuke Egawa ,  Jubei Tada ,  Gensuke Goto 외 2명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2006 .07

A Study on the Parallel Multiplier over GF(3^m) Using AOTP

Han ,  Sung-Il ,  Hwang 외 1명

전기전자학회논문지

2004 .12

Low-Power Parallel Multiplier Using MOS Current Mode Logic Circuit

Yoon Sang Lee ,  Jeong Beom Kim

대한전자공학회 ISOCC

2007 .10

0.35 ㎛ CMOS 공정을 이용한 Integrate and Fire Neuron model 구현

김진수 ,  이효연 ,  정진우 외 5명

대한전자공학회 학술대회

2007 .07

0.35㎛ CMOS 공정을 이용한 Integrate and Fire Neuron model 구현

김진수 ,  이효연 ,  정진우 외 5명

대한전자공학회 학술대회

2007 .07

0.5 ㎛ CMOS 공정을 이용한 전류모드 신경세포 체인의 구현

정진우 ,  김진수 ,  권보민 외 5명

대한전자공학회 학술대회

2008 .11

8X8 비트 CMOS 병행 승산기 설계 ( Design of 8X8 Bit CMOS Parallel Multiplier )

박병헌 ,  김상국 ,  정강민

한국통신학회 학술대회논문집

1989 .01

8 x 8 비트 CMOS 병행 승산기 설계 ( Design of 8 x 8 bit CMOS Parallel Multiplier )

박병헌 ,  김상국 ,  정강민

특정연구 결과 발표회 논문집

1989 .01

8-bit Neuron MOS A / D 변환기 설계 ( Design of 8-bit Neuron MOS A / D Converter )

박한길 ,  조상복 ,  이종화

대한전자공학회 학술대회

1996 .11

8-bit Neuron MOS A/D 변환기 설계

박한길 ,  조상복 ,  이종화

대한전자공학회 학술대회

1996 .11

Implementation of CMOS Neuron for Robot Motion Control Unit

CJing Lu ,  Jing Yang ,  Yong-Bin Kim 외 1명

대한전자공학회 ISOCC

2013 .11

A single low-voltage CMOS analog multiplier

Chaiwat sakul ,  Ittipong Chaisayun

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2007 .07

A Simple Neuron MOS Comparator

Yohei Ishikawa ,  Sumio Fukai

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2005 .07

A Design of an Optimal Mixture Circuit Using Neuron MOS Transistor and CMOS Transistor

M.Inui ,  H.A ,  aki 외 3명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

A Charge-Pumping Circuit Using CMOS Technologies

Wo ,  apong Tangs ,  i 외 11명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1996 .01

0.18㎛ CMOS 공정을 이용한 발화형 뉴런 모델

한예지 ,  이수현 ,  이민지 외 2명

대한전자공학회 학술대회

2014 .06

Implementation of a CMOS Chaotic Neuron Chip

Hajime Takakubo ,  Kawo ,  i Takakubo 외 1명

대한전자공학회 세미나

1994 .01

A Design of Variable Logic Circuits Using Neuron MOS Transistor

T.Momiyama ,  M.Inui ,  H.A 외 4명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2005 .07

LN₂ 환경에서 MOS 소자 및 CMOS 인버터의 전기적 특성

이상원 ,  곽원영 ,  강문상 외 2명

대한전자공학회 학술대회

1997 .11

전류모드 CMOS를 이용한 일반화된 다치 승산기 구현을 위한 고속 병렬 알고리듬에 관한 연구 ( A Study on the Fast Parallel Algorithm for the Implementation of Generalized Multiple-Valued Multiplier Using Current Mode CMOS )

김민규 ,  한성일 ,  최재석 외 2명

대한전자공학회 학술대회

1996 .07