테스트가 용이한 CMOS-1 Level Array Logic 의 설계 방식과 테스트 생성 ( easily Testable Design and Test Generation for the CMOS-1 Level Array Logic )

이중호 ,  허영도 ,  조상복

대한전자공학회 학술대회

1989 .01

CMOS Gate Array의 개발 ( Development of a CMOS Date Array )

장영조 ,  이철동

대한전자공학회 학술대회

1985 .01

순서 CMOS Domino Logic Array의 설계 및 테스트 ( Design and Test of Sequential CMOS Domino Logic Array )

박진관 ,  김윤홍 ,  정준모 외 2명

대한전자공학회 학술대회

1987 .07

순서 CMOS Domino Logic Array 의 설계 및 테스트

박진관 ,  김윤홍 ,  정준모 외 2명

대한전기학회 학술대회 논문집

1987 .07

테스트가 용이한 CMOS-Domino Logic Array의 설계 ( The Design of Easily Testable CMOS-Domino Logic Array )

임재윤 ,  김영우 ,  홍인식 외 3명

대한전자공학회 학술대회

1986 .01

테스트가 용이한 CMOS-Domino Logic Array의 설계

임재윤 ,  김영우 ,  홍인식 외 3명

대한전자공학회 학술대회

1986 .12

Domino CMOS NOR-NOR Array Logic의 Built-In Self Test에 관한 연구 ( A Study on Built-In Self Test for Domino CMOS NOR-NOR Array Logic )

여정모 ,  허영도 ,  이중호 외 1명

대한전자공학회 학술대회

1989 .11

Multi-Valued Logic Based on CMOS Technology

Kyung Rok Kim ,  Sunhae Shin ,  Esan Jang 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2015 .06

CMOS Domino Logic Array의 설계 및 테스트 ( ALU Design of CMOS Single Chip Microcomputer )

박용수 ,  류기철 ,  김태경 외 2명

대한전자공학회 학술대회

1987 .07

Domino CMOS NOR-NOR Array Logic의 Testable Design에 관한 연구

이중호 ,  조상복

대한전기학회 학술대회 논문집

1988 .07

Domino CMOS NOR-NOR Array Logic의 Testable Design에 관한 연구 ( A Study on the Testable Design of Domino CMOS NOR-NOR Array Logic )

이중호 ,  조상복

대한전자공학회 학술대회

1988 .07

Domino CMOS NOR-NOR Array Logic의 Testable Design에 관한 연구 ( A Study on Testable Design and Development of Domino CMOS NOR-NOR Array Logic )

이중호 ,  조상복 ,  정천석

전자공학회논문지

1989 .06

CMOS-Domino Logic Array ( CLA )

박종로 ,  조상복 ,  임인칠

대한전자공학회 학술대회

1985 .01

누설전력소비만을 갖는 CMOS 전달게이트 회로

박대진 ,  정강민

대한전자공학회 학술대회

2008 .06

광대역의 동작 범위 ( Dynamic Range )를 갖는 CMOS 이미지 센서 설계 ( Design of a CMOS Image Sensor for High Dynamic Range )

양성현 ,  조경록

전자공학회논문지-SC

2001 .05

논리 게이트 모델링을 이용한 다이나믹 CMOS 회로의 테스트 생성 알고리듬

고영만 ,  박경훈 ,  정종구 외 4명

대한전자공학회 학술대회

1991 .06

논리 게이트 모델링을 이용한 다이나믹 Cmos 회로의 테스트 생성 알고리듬 ( A Test Generation Algorithm For Dynamic Cmos Logic Circuits Using Logic Gate Modeling )

고영만 ,  박경훈 ,  정종구 외 4명

대한전자공학회 학술대회

1991 .07

새로운 동적 CMOS 논리 설계방식을 이용한 고성능 32비트 가산기 설계 ( Design of a High-Speed 32-Bit Adder Using a New Dynamic CMOS Logic )

김강철 ,  한석붕

전자공학회논문지-A

1996 .03

CMOS Gate Array의 Global Routing Algorithm ( Global Routing Algorithm for CMOS Gate Array )

최성우 ,  이건배 ,  정정화

대한전자공학회 학술대회

1984 .01

Adiabatic Dynamic CMOS Logic Circuit for Ultra Low Power Systems

Kazukiyo Takahashi ,  Mitsu ,  u Mizunuma

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01