상위테스트합성 기술의 개발 동향

신상훈 ,  박성주

전자공학회지

1998 .11

VLSI 설계를 위한 CAD 기술동향-상위 수준 합성에 대하여

박성범 ,  배영환 ,  장영조 외 1명

[ETRI] 전자통신동향분석

1990 .06

데이타 상관 증가에 의한 저전력 상위 수준 합성 ( Low Power High Level Synthesis By Increasing Data Correlation )

신동완 ,  최기영

전자공학회논문지-C

1997 .05

상위기능 수준에서 테스트합성 기술의 개발

신상훈 ,  조상욱 ,  오대식 외 1명

대한전자공학회 학술대회

1998 .06

상위기능 수준에서 테스트합성 기술의 개발 ( Development of a Test Synthesis Technique for Behavioral Descriptions on High Level Designs )

신상훈 ,  조상욱 ,  오대식 외 1명

대한전자공학회 학술대회

1998 .07

저전력 상위 수준 합성을 위한 변환 기법 ( A Transformation Technique for Power-conscious High Level Synthesis )

김대홍 ,  최기영

대한전자공학회 학술대회

1996 .11

A Transformation Technique for power-conscious High Level Synthesis

Daehong Kim ,  Kiyoung Choi

대한전자공학회 학술대회

1996 .11

상위수준 설계최적화 및 데이터패스 합성 ( High-Level Design Optimization and Data Path Synthesis )

신현철

대한전자공학회 학술대회

1998 .01

불완전 합성율을 고려한 단순합성형의 합성거동에 관한 연구

용환선 ,  김석태 ,  박재일

한국강구조학회지

1998 .03

상위ㆍ하위 수준에서 통합된 테스트 합성 기술의 개발

신상훈 ,  송재훈 ,  박성주

정보과학회논문지 : 시스템 및 이론

2001 .06

저전력 상위 수준 합성을 위한 최적의 자원 스케줄링 방법

서인범 ,  인치호

한국통신학회 학술대회논문집

2004 .07

연산 유닛의 지연시간-면적 곡선에 기반을 둔 상위 수준 합성

신동엽 ,  이석현 ,  최기영

대한전자공학회 학술대회

2009 .05

루프의 중첩을 이용한 저전력 상위 수준 합성 ( Power - Conscious High Level Synthesis USing Loop Folding )

김대홍 ,  최기영

전자공학회논문지-C

1997 .06

시간 제약 조건하에서 상위 수준 합성을 위한 효율적인 스케줄링 기법

김지웅 ,  정우성 ,  신현철

대한전자공학회 학술대회

2008 .06

상위 수준 설계에서의 테스트패턴 생성

김종현 ,  박승규 ,  김동욱

대한전자공학회 학술대회

1998 .11

상위 수준 설계에서의 테스트패턴 생성 ( High Level Test Generation )

김종현 ,  박승규 ,  김동욱

대한전자공학회 학술대회

1998 .11

변형기법을 이용한 비동기 시스템의 상위수준 합성기법

유동훈 ,  이동익

대한전자공학회 학술대회

2002 .06

유전자 알고리즘을 이용한 분할 버스 아키텍처의 상위수준 합성 ( A Genetic - Algorithm - Based High - Level Synthesis for Partitioned Bus Architecture )

김용주 ,  최기영

전자공학회논문지-C

1997 .03

상위 수준 합성을 위한 컴포넌트 라이브러리의 설계

임완수 ,  박재환 ,  황선영

(구)정보과학회논문지

1993 .12