지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2004.5
- 수록면
- 43 - 50 (8page)
이용수
초록· 키워드
오류제보하기
현재의 반도체 공정은 Deep Sub-Micron (DSM)으로 발전하면서, 선폭이 줄어들고 구동 주파수가 높아지고 있다. 이로 인해 clock source로부터 clock을 필요로 하는 각 단자(sink)까지의 '지연시간의 최대 차'로 정의되어지는 clock skew가 회로의 속도 향상에 있어 중요 제약요소가 되고 있다. 또한 이를 얼마나 줄이느냐 하는 것은 동기식 회로 설계에 있어 중요한 문제가 되고 있다. 따라서 낮은 clock skew를 위한 배선 기술에 대해 많은 연구들이 이루어지고 있다. 본 논문에서는 clock skew를 줄이기 위한 방법으로서 새로운 Advanced Clock Tree Generation(ACTG) 방법을 개발하였다. ACTG는 2단계의 계층적 routing을 통해 최적의 clock tree를 구성한다. 본 논문에서 제안하는 알고리즘을 C 언어로 프로그램하여 구현한 후, 벤치마크 테스트 데이터에 대하여 실험한 결과, 주어진 skew 범위를 만족시키면서 지연 시간을 감소시키는 효과를 얻을 수 있었다.
목차
요약
Abstract
1. 서론
2. Clock Tree Synthesis
3. 실험결과
4. 결론
참고문헌
저자소개
참고문헌 (9)
참고문헌 신청
[학술지(정기간행물)] - K. Ryoo / 2000. / A New Clock Routing Algorithm Using Link-Edge Insertion for High Performance IC Design E83-A (6) : 1115 ~ 1122
[학술지(정기간행물)] - M. A. B. Jackson / 1990. / Clock Routing for High-Performance ICs : 573 ~ 579
[학술지(정기간행물)] - A. Kahng / 1991. / High-Performance Clock Routing Based on Recursive Geometric Matching : 322 ~ 327
[학술지(정기간행물)] - J. Cong / 1993. / Matching-Based Methods for High- Performance Clock Routing Proceedings of IEEE Transactions on CAD 12 : 1157 ~ 1169
[학술지(정기간행물)] - K. D. Boese / 1992. / Zero-Skew Clock Routing Trees With Minimum Wire Length : 111 ~ 115
[학술지(정기간행물)] - M. A. B. Jackson / 1990. / Clock Routing for High-Performance ICs : 573 ~ 579
[학술지(정기간행물)] - A. Kahng / 1991. / High-Performance Clock Routing Based on Recursive Geometric Matching : 322 ~ 327
[학술지(정기간행물)] - J. Cong / 1993. / Matching-Based Methods for High- Performance Clock Routing Proceedings of IEEE Transactions on CAD 12 : 1157 ~ 1169
[학술지(정기간행물)] - K. D. Boese / 1992. / Zero-Skew Clock Routing Trees With Minimum Wire Length : 111 ~ 115
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Advanced Low-Skew Clock Network Design Method
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
최단 경로 알고리즘을 이용한 클락 배선 연구
대한전자공학회 학술대회
2010 .06
-
최단 경로 알고리즘을 이용한 클락 배선 연구
대한전자공학회 학술대회
2010 .06
-
Skew Analysis and Design Methodologies for Improved Performance of Resonant Clocking
대한전자공학회 ISOCC
2009 .11
-
Design of Clock Gears for Low-power Media Bus
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
스파인 구조를 갖는 클락 분배 네트워크의 특성 분석
대한전자공학회 학술대회
2015 .11
-
Design Methodologies for Reliable Clock Networks
Journal of Computing Science and Engineering
2012 .12
-
Clock Tree Synthesis 효율화를 위한 pre - layout단계의 clock network 분석 기능의 구현
대한전자공학회 기타 간행물
2001 .11
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
-
Three-dimensional Pipeline Clock Network Design with Multi-Layer Processor Chip and Multi-Clock VLSI System
대한전자공학회 ISOCC
2013 .11
-
Measurement Scheme for One-Way Delay Variation with Detection and Removal of Clock Skew
[ETRI] ETRI Journal
2010 .12
-
Clock Design Techniques Considering Circuit Reliability
대한전자공학회 ISOCC
2011 .11
-
Post-Silicon Tuning Based on Flexible Flip-Flop Timing
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .02
-
열 기울기를 고려한 클락 스큐 최소화 기법
전자공학회논문지-SD
2010 .07
-
An On-Chip Test Clock Control Scheme for Circuit Aging Monitoring
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .02
-
Post Silicon Management of On-Package Variation Induced 3D Clock Skew
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2012 .06
-
Low Power Clock Distribution
대한전자공학회 학술대회
1997 .01
-
A 4 Clock Cycle 64X64 Multiplier with 60 MHz Clock Frequency
KITE JOURNAL OF ELECTRONICS ENGINEERING
1991 .01
-
Automatic Clock Jitter Analysis Considering Clock Divider
대한전자공학회 ISOCC
2009 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-014001002