개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.11
- 수록면
- 41 - 44 (4page)
이용수
초록· 키워드
오류제보하기
Clock jitter can cause degradation in the system performance. New and efficient clock jitter analysis methodology is presented in this paper. Odd-number clock divider as well as even-number clock divider can be automatically taken into consideration during clock jitter analysis. Furthermore, worst case clock jitter analysis is possible since the state dependency is also considered. This methodology has been compared with the measured data of silicon. Even though monitoring points of simulation and measurement are different, the accuracy of simulation is within 20% compared to the measurement data.
목차
Abstract
I. INTRODUCTION
II. CLOCK JITTER
III. CLOCK JITTER ANALYSIS
IV. VERIFICATION
V. CONCLUSION
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Design of Clock Gears for Low-power Media Bus
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
Low jitter 1.5㎓ spread spectrum clock generator
대한전자공학회 ISOCC
2012 .11
-
스파인 구조를 갖는 클락 분배 네트워크의 특성 분석
대한전자공학회 학술대회
2015 .11
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
-
Design Methodologies for Reliable Clock Networks
Journal of Computing Science and Engineering
2012 .12
-
A 4 Clock Cycle 64X64 Multiplier with 60 MHz Clock Frequency
KITE JOURNAL OF ELECTRONICS ENGINEERING
1991 .01
-
An On-Chip Test Clock Control Scheme for Circuit Aging Monitoring
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .02
-
Low Power Clock Distribution
대한전자공학회 학술대회
1997 .01
-
Clock Design Techniques Considering Circuit Reliability
대한전자공학회 ISOCC
2011 .11
-
Clock Tree Synthesis 효율화를 위한 pre - layout단계의 clock network 분석 기능의 구현
대한전자공학회 기타 간행물
2001 .11
-
동기망에서의 Recovered Clock Jitter와 Bit Leaking 기술
전자공학회지
1993 .04
-
Elimination of Clock Jump Effects in Low-Quality Differential GPS Measurements
Journal of Electrical Engineering & Technology
2012 .07
-
Three-dimensional Pipeline Clock Network Design with Multi-Layer Processor Chip and Multi-Clock VLSI System
대한전자공학회 ISOCC
2013 .11
-
Performance Analysis of Track Loops with Jitter of System Clock in UWB-IR Systems
한국통신학회 학술대회논문집
2005 .11
-
새로운 낮은 스큐의 클락 분배망 설계 방법
전자공학회논문지-SD
2004 .05
-
A low jitter spread spectrum clock generator using 3㎓ LC oscillator
대한전자공학회 ISOCC
2012 .11
-
Jitter Reduction on Clock Distribution Path using Chip-Package Hybrid Interconnection
대한전자공학회 ISOCC
2004 .10
-
An Approach for GPS Clock Jump Detection Using Carrier Phase Measurements in Real-Time
Journal of Electrical Engineering & Technology
2012 .05
-
Design of 2.5Gb/s non-PLL-type All-Digital Clock Recovery Circuit
대한전자공학회 ISOCC
2010 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001482221