지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2010.11
- 수록면
- 416 - 419 (4page)
이용수
초록· 키워드
오류제보하기
This paper describes the architecture and design of 2.5Gb/s non-PLL-type all-digital clock recovery circuit. The proposed circuit is non-PLL-type and designed in fully digital style to provide faster acquisition time and better scalability and portability. Output jitter would not be accumulated since the proposed circuit recovers output clock for every transition of input data. Furthermore, it can recover the final output clock from potential candidate clock signals without any special elaborated techniques and the acquisition time is fast enough. The proposed circuit is designed using 130nm, 1.2V CMOS technology and simulated for 2<SUP>7</SUP>-1 pseudo random bit sequence data at 2.5Gb/s with HSpice circuit simulator. The phase shifts in recovered clock for input data skew is within ±40ps, and peak-to-peak jitter and RMS jitter are 49ps and 4.5ps, respectively.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. PROPOSED CLOCK RECOVERY CIRCUIT
Ⅲ. EXPERIMENTAL RESULTS
Ⅳ. CONCLUSIONS
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A 5-Gb/s Half-Rate Clock Recovery Circuit
대한전자공학회 ISOCC
2006 .10
-
10Gbps CMOS 클록/데이터 복원회로 설계
대한전기학회 학술대회 논문집
2007 .10
-
100Mb/s~3Gb/s 전디지털 클록 데이터 복원회로 설계
대한전자공학회 학술대회
2012 .11
-
광대역 전디지털 클록 데이터 복원회로 설계
전기학회논문지
2012 .11
-
A 1.25-Gb/s Clock and Data Recovery Circuit for Multichannel Application
대한전자공학회 ISOCC
2005 .10
-
A 40 Gb/s Clock and Data Recovery Module with Improved Phase-Locked Loop Circuits
[ETRI] ETRI Journal
2008 .04
-
Design and Characterization of a 10 Gb/s Clock and Data Recovery Circuit Implemented with Phase-Locked Loop
[ETRI] ETRI Journal
1999 .06
-
Automatic Clock Jitter Analysis Considering Clock Divider
대한전자공학회 ISOCC
2009 .11
-
Clock Recovery를 위한 Charge Pump Pll의 설계 ( Design of Charge Pump PLL for Clock Recovery )
대한전자공학회 학술대회
1996 .07
-
A 5-Gb/s Half-rate Clock Recovery Circuit in 0.25-μm CMOS Technology
대한전자공학회 ISOCC
2006 .10
-
PLL방식 10 Gb/s 클럭추출 및 데이터 재생회로 ( 10 Gb/s Clock Extraction and Data Regeneration Circuit Implemented with a PLL )
대한전자공학회 학술대회
1996 .11
-
PLL 방식 10Gb/s 클럭추출 및 데이터 재생회로
대한전자공학회 학술대회
1996 .11
-
Design and Implementation of Open-Loop Clock Recovery Circuit for 39.8 Gb/s and 42.8 Gb/s Dual-Mode Operation
[ETRI] ETRI Journal
2008 .04
-
A 0.18-μm CMOS, 10-Gb/s Injection-Locked Clock and Data Recovery Circuit
대한전자공학회 ISOCC
2007 .10
-
A Design of the PLL for Clock Recovery in MPEG Systems
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1995 .01
-
40 Gb/s 클럭 추출 회로 설계
한국통신학회 학술대회논문집
2002 .11
-
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
-
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
-
Low Jitter 1.56GHz PLL Clock Generator for 3.125Gb/s/ch CMOS Serial Link Transceiver
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
10Gbps CMOS 클럭/데이터 복원 회로 설계
대한전자공학회 학술대회
2008 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001489846