지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2008.6
- 수록면
- 459 - 460 (2page)
이용수
이 논문의 연구 히스토리 (4)
2008
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
In this paper, a 10Gbps clock and data recovery circuit is designed in 0.18㎛ CMOS technology. The circuit incorporates a multiphase LC oscillator, a quarter-rate Bang-Bang phase detector, a charge pump and a sec ... 전체 초록 보기
목차
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
10Gbps CMOS 클록/데이터 복원회로 설계
대한전기학회 학술대회 논문집
2007 .10
-
10Gbps CMOS 클럭/데이터 복원 회로 설계
대한전자공학회 학술대회
2008 .06
-
10Gbps CMOS 클록/데이터 복원회로 설계
대한전기학회 학술대회 논문집
2007 .10
-
A 2.7Gbps & 1.62Gbps Dual-Mode Clock and Data Recovery for DisplayPort in 0.18㎛ CMOS
전기전자학회논문지
2010 .04
-
5.4Gbps/3.24Gbps Dual-rate CDR with Quarter-rate Linear Phase Detector
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
A modified bang-bang phase detector for jitter reduction in clock and data recovery circuits
대한전자공학회 ISOCC
2012 .11
-
새로운 구조의 적응형 위상 검출기를 갖는 Gbps급 CMOS클럭/데이타 복원 회로
한국통신학회논문지
2002 .10
-
A 5.4Gbps/3.24Gbps Dual-rate CDR with Strengthened Up/Down Pulse Ratio
대한전자공학회 ISOCC
2009 .11
-
Quarter-Rate Bang-Bang 위상검출기를 사용한 0.18㎛ CMOS 10Gbps CDR 회로 설계
전기전자학회논문지
2009 .06
-
A 10-Gb/s Power and Area Efficient Clock and Data Recovery Circuit in 65-㎚ CMOS Technology
대한전자공학회 ISOCC
2012 .11
-
A 2.7Gbps & 1.62Gbps Dual-Mode Clock and Data Recovery for DisplayPort
대한전자공학회 ISOCC
2008 .11
-
새로운 구조의 위상 검출기를 갖는 Gbps급 클럭 / 데이터 복원 회로 ( A Giga-bps Clock and Data Recovery Circuit with a new Phase Detector )
한국통신학회논문지
2001 .06
-
Design of 2.5Gb/s non-PLL-type All-Digital Clock Recovery Circuit
대한전자공학회 ISOCC
2010 .11
-
1.25Gbps Clock/ Data Recovery with a Wide Frequency Tracking
대한전자공학회 ISOCC
2006 .10
-
A 5-Gb/s Half-rate Clock Recovery Circuit in 0.25-μm CMOS Technology
대한전자공학회 ISOCC
2006 .10
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
3Gbps referenceless clock and data recovery circuit
대한전자공학회 ISOCC
2012 .11
-
광대역 전디지털 클록 데이터 복원회로 설계
전기학회논문지
2012 .11
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
100Mb/s~3Gb/s 전디지털 클록 데이터 복원회로 설계
대한전자공학회 학술대회
2012 .11
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-014872572