지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
1 Introduction
2 Architecture
3 Circuit Design
4 Simulation
5 Measured Results
6 Conclusions
7 Acknowledgment
References
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
3.125Gbps Reference-less Clock and Data Recovery using 4X Oversampling
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
3.125Gbps Reference-less Clock and Data Recovery using 4X Oversampling
대한전자공학회 학술대회
2005 .05
2X-Oversampling 2.5Gbps Clock and Data Recovery with Phase Picking Method
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
A 2.7Gbps & 1.62Gbps Dual-Mode Clock and Data Recovery for DisplayPort in 0.18㎛ CMOS
전기전자학회논문지
2010 .04
10Gbps CMOS 클럭/데이터 복원 회로 설계
대한전자공학회 학술대회
2008 .06
10Gbps CMOS 클록/데이터 복원회로 설계
대한전기학회 학술대회 논문집
2007 .10
3.125Gbps Multi-Channel SerDes Based on Digital Clock & Data Recovery
대한전자공학회 워크샵
2004 .08
3Gbps referenceless clock and data recovery circuit
대한전자공학회 ISOCC
2012 .11
10Gbps 클록 데이터 복원기를 위한 카운터 기반 락 검출기 구현
대한전자공학회 학술대회
2017 .06
2 .5 Gbps , 10 Gbps , 100 Gbps급 고속 광전송 장치
전자공학회지
1993 .04
A 2.7Gbps & 1.62Gbps Dual-Mode Clock and Data Recovery for DisplayPort
대한전자공학회 ISOCC
2008 .11
A 1.7 Gbps DLL-Based Clock Data Recovery for a Serial Display Interface in 0.35-μm CMOS
[ETRI] ETRI Journal
2012 .02
Design of Clock Gears for Low-power Media Bus
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
Coarse/Fine 루프를 이용한 3.125Gbps 빠른 클럭 데이터 복원회로
대한전자공학회 학술대회
2007 .07
Coarse /Fine 루프를 이용한 3.125Gbps 빠른 클럭 데이터 복원회로
대한전자공학회 학술대회
2007 .07
10Gbps CMOS 클럭/데이터 복원 회로 설계
대한전자공학회 학술대회
2008 .06
5.4Gbps/3.24Gbps Dual-rate CDR with Quarter-rate Linear Phase Detector
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
광대역 전디지털 클록 데이터 복원회로 설계
전기학회논문지
2012 .11
A 5.4Gbps/3.24Gbps Dual-rate CDR with Strengthened Up/Down Pulse Ratio
대한전자공학회 ISOCC
2009 .11
0