지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
Ⅰ. 서론
Ⅱ. 클럭 및 데이터 복원기 구조
Ⅲ. 주요 빌딩 블록
Ⅴ. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
40 Gb/s 클럭 추출 회로 설계
한국통신학회 학술대회논문집
2002 .11
저전력 2.496-Gb/s 기준 클럭 없는 클럭 데이터 복원 회로
대한전자공학회 학술대회
2016 .11
1.5Gb/s~6Gb/s 클록 주파수 체배기를 사용한 광대역 클록 및 데이터 복원 회로
대한전자공학회 학술대회
2013 .07
Design and Implementation of Open-Loop Clock Recovery Circuit for 39.8 Gb/s and 42.8 Gb/s Dual-Mode Operation
[ETRI] ETRI Journal
2008 .04
A 5-Gb/s Half-Rate Clock Recovery Circuit
대한전자공학회 ISOCC
2006 .10
40 GB/s 광통신 수신기용 클락 복원 회로 설계
한국전자파학회논문지
2004 .02
유전체 공진기 필터를 집적화한 40Gb/s 클럭 복원 모듈
대한전자공학회 학술대회
2005 .12
100Mb/s~3Gb/s 전디지털 클록 데이터 복원회로 설계
대한전자공학회 학술대회
2012 .11
A 1.25-Gb/s Clock and Data Recovery Circuit for Multichannel Application
대한전자공학회 ISOCC
2005 .10
A 5-Gb/s Half-rate Clock Recovery Circuit in 0.25-μm CMOS Technology
대한전자공학회 ISOCC
2006 .10
10 Gb/s 광전송 시스템 설계
대한전자공학회 학술대회
1996 .11
10 Gb/s 광전송 시스템 설계 ( Design of a 10Gb/s Optical Transmission System )
대한전자공학회 학술대회
1996 .11
A 0.18-μm CMOS, 10-Gb/s Injection-Locked Clock and Data Recovery Circuit
대한전자공학회 ISOCC
2007 .10
LC형 다중 위상 PLL 이용한 40Gb/s 0.18㎛ CMOS 클록 및 데이터 복원 회로
전자공학회논문지-SD
2008 .04
10Gb/s 데이터 클럭 재생 및 1 : 16 다중화 / 역다중화 회로의 온도특성 시험 ( Temperature Characteristics Test of 10Gb/s Data and Clock Regenerator and 16 : 1 Multiplexer / Demultiplexer Circuit )
한국통신학회 학술대회논문집
1997 .01
PLL 방식 10Gb/s 클럭추출 및 데이터 재생회로
대한전자공학회 학술대회
1996 .11
PLL방식 10 Gb/s 클럭추출 및 데이터 재생회로 ( 10 Gb/s Clock Extraction and Data Regeneration Circuit Implemented with a PLL )
대한전자공학회 학술대회
1996 .11
Design and Characterization of a 10 Gb/s Clock and Data Recovery Circuit Implemented with Phase-Locked Loop
[ETRI] ETRI Journal
1999 .06
100Gb/s ( 10Gb/s×10채널 ) 신호의 단일모드 광섬유 전송 ( Transmission of 100Gb/s ( 10Gb/s x 10channels ) signals using Single Mode Fiber )
대한전자공학회 기타 간행물
1997 .01
0