지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers Journal of Electrical Engineering and Information Science Journal of Electrical Engineering and Information Science Vol.2 No.3
- 발행연도
- 1997.6
- 수록면
- 7 - 13 (7page)
이용수
초록· 키워드
오류제보하기
To overcome the large hardware overhead attendant in the full scan design, the concept of partial scan design has emerged with the virtue of less area and testability close to full scan. Combinational Structure has been developed to avoid the use of sequential test generator. But the patterns shifted on scan register have to be held for sequential depth period upon the aid of the dedicated HOLD circuit. In this paper, a new levelized structure is introduced aiming to exclude the need of extra HOLD circuit. The time to stimulate each scan latch is uniquely determined on this structure, hence each test pattern can be applied by scan shifting and then pulsing a system clock like the full scan but with much less scan flip-flops. Experimental results show that some sequential circuits are levelized by just scanning self-loop flip-flops.
목차
Abstract
Ⅰ. Introduction
Ⅱ. Levelized Combinational Structure
Ⅲ. Graph Model and Algorithm
Ⅳ. Application of Test Vectors
Ⅴ. Experimental Results
Ⅵ. Conclusions
Acknowledgement
References
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Partial Scan Design Based on Levelized Combinational Structure
Journal of Electrical Engineering and information Science
1997 .06
-
Master-Slave 기법을 적용한 System Operation의 동작 검증
전기학회논문지
2009 .01
-
A Novel High Performance Scan Architecture with Dmuxed Scan Flip-Flop (DSF) for Low Shift Power Scan Testing
Journal of Electrical Engineering & Technology
2009 .12
-
Dynamically Changeable Secure Scan Architecture against Scan-Based Side Channel Attack
대한전자공학회 ISOCC
2012 .11
-
완전한 조합회로화에 의한 부분 스캔 설계 ( Partial Scan Design Based on the Levelized Combinational Structure )
대한전자공학회 학술대회
1996 .07
-
효율적인 Partial Scan 설계 알고리듬
전기학회논문지 P
2004 .12
-
IEEE 1149.1 표준에 근거한 다중 클럭을 이용한 단일 캡쳐 스캔 설계에 적용되는 경계 주사 테스트 기법에 관한 연구
전기학회논문지
2007 .05
-
Operation about Multiple Scan Chains based on System-on-Chip
대한전자공학회 ISOCC
2008 .11
-
A Partial Scan Test Method without the Data Holding Overhead
ICVC : International Conference on VLSI and CAD
1997 .01
-
Line Scanning Performance 향상에 관한 연구
한국통신학회 학술대회논문집
1994 .07
-
삽입 실시간 디스크 스케줄링기법과 양방향 SCAN기법
한국정보과학회 학술발표논문집
2004 .10
-
피니싱 장비의 스캔 장치 특성 실험
한국정밀공학회 학술발표대회 논문집
2015 .05
-
C-Scan 초음파 영상 컬러화 및 용접 품질 자동 평가 시스템
멀티미디어학회논문지
2018 .11
-
A New Scan Chain Fault Simulation for Scan Chain Diagnosis
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2007 .12
-
전류 밀도 측정을 위한 스캔 장치 설계
한국정밀공학회 학술발표대회 논문집
2015 .12
-
전자현미경 제어기의 스캔드라이버의 성능향상 방안
대한기계학회 춘추학술대회
2008 .06
-
3D Scanning System을 이용한 인물 3D 캐릭터 제작 및 활용 연구
대한인간공학회 학술대회논문집
2008 .10
-
A Low Power Scan Design Architecture
대한전자공학회 ISOCC
2004 .10
-
Cost-efficient Chip Identification Method using Scan Flip-flop based Physically Unclonable Function
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .04
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017764417