메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Non-pipeline 방식으로 instruction을 수행할 경우 특정 시간동안 하나의 instruction만을 수행할 수 있고, instruction latency만큼의 시간마다 하나의 instruction 수행이라는 throughput을 얻을 수 있다. Instruction pipeline 방식을 도입하면 instruction latency 보다 더 짧은 시간 (하나의 instruction을 구성하는 각 stage의 time duration)마다 하나의 instruction 수행을 완료시킴으로써 throuput면에서 커다란 증가를 가져올 수 있다. 최근 general-purpose computer에 도입되고 있는 instruction pipeline 기법을 상위 수준 합성 과정에 도입하였다. Instruction pipeline을 지원할 경우 적은 면적의 부가적인 hardware 추가로써 상당한 수행 속도의 증가를 얻을 수 있다. 본 논문에서는 instruction pipeline 환경하에서 다루어야 할 여러가지 issue들과 이를 고려한 상위 수준 합성 과정에 대하여 기술한다.

목차

요약

Ⅰ. 서론

Ⅱ. Datapath의 구조 및 Timing

Ⅲ. Issues in Instruction Pipeline

Ⅳ. Instruction Pipeline을 지원하는 상위 수준 합성 과정

Ⅴ. 실험 결과

Ⅵ. 결론

Ⅶ. 참고 문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017953561